基于BP-PID控制的TCR+TSC型静止无功补偿器的研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第10-19页 |
| 1.1 课题研究的背景与意义 | 第10-12页 |
| 1.2 无功补偿技术发展概述 | 第12-15页 |
| 1.3 静止无功补偿器的国内外研究现状 | 第15-17页 |
| 1.3.1 国外研究现状 | 第15-16页 |
| 1.3.2 国内研究现状 | 第16-17页 |
| 1.4 论文主要内容和章节安排 | 第17-19页 |
| 2 TCR+TSC型SVC设计的相关技术 | 第19-35页 |
| 2.1 晶闸管控制电抗器 | 第19-22页 |
| 2.1.1 TCR基本原理 | 第19-21页 |
| 2.1.2 TCR主电路拓扑 | 第21页 |
| 2.1.3 TCR控制策略 | 第21-22页 |
| 2.2 晶闸管投切电容器 | 第22-27页 |
| 2.2.1 TSC基本原理 | 第22-23页 |
| 2.2.2 TSC主电路拓扑 | 第23-24页 |
| 2.2.3 TSC投切时刻选择 | 第24-25页 |
| 2.2.4 TSC控制策略 | 第25-27页 |
| 2.3 TCR+TSC型SVC | 第27-30页 |
| 2.3.1 TCR+TSC型SVC基本结构 | 第28页 |
| 2.3.2 TCR+TSC型SVC特性分析 | 第28-29页 |
| 2.3.3 TCR+TSC型SVC控制策略 | 第29-30页 |
| 2.4 基于瞬时无功功率理论的电流检测方法 | 第30-32页 |
| 2.5 基于对称分量法的平衡化补偿原理 | 第32-34页 |
| 2.6 本章小结 | 第34-35页 |
| 3 静止无功补偿器硬件设计 | 第35-49页 |
| 3.1 硬件总体设计 | 第35-36页 |
| 3.1.1 设计要求 | 第35页 |
| 3.1.2 总体设计方案 | 第35-36页 |
| 3.2 主控模块设计 | 第36-37页 |
| 3.3 信号采集及输出模块设计 | 第37-40页 |
| 3.3.1 模拟量输入采集模块设计 | 第37-39页 |
| 3.3.2 开关量输入采集模块设计 | 第39页 |
| 3.3.3 开关量输出模块设计 | 第39-40页 |
| 3.4 晶闸管触发模块设计 | 第40-41页 |
| 3.5 通信模块设计 | 第41-43页 |
| 3.5.1 CAN通信模块设计 | 第41页 |
| 3.5.2 GPRS通信模块设计 | 第41-43页 |
| 3.6 晶闸管BOD保护模块设计 | 第43-45页 |
| 3.7 人机接口模块设计 | 第45-46页 |
| 3.8 电源模块设计 | 第46-47页 |
| 3.9 硬件抗干扰措施 | 第47-48页 |
| 3.10 本章小结 | 第48-49页 |
| 4 静止无功补偿器软件设计 | 第49-58页 |
| 4.1 软件总体设计 | 第49页 |
| 4.2 主程序设计 | 第49-50页 |
| 4.3 数据采集处理程序设计 | 第50-53页 |
| 4.4 无功补偿控制程序设计 | 第53页 |
| 4.5 保护程序设计 | 第53-56页 |
| 4.6 人机交互界面程序设计 | 第56-57页 |
| 4.7 本章小结 | 第57-58页 |
| 5 控制算法研究 | 第58-69页 |
| 5.1 神经网络 | 第58页 |
| 5.2 BP神经网络 | 第58-62页 |
| 5.2.1 BP神经网络的前馈计算 | 第59-60页 |
| 5.2.2 BP神经网络权值调整规则 | 第60-62页 |
| 5.3 BP神经网络PID控制基本原理 | 第62-65页 |
| 5.4 BP神经网络PID控制在SVC中的实现 | 第65-68页 |
| 5.5 本章小结 | 第68-69页 |
| 6 实验测试与实验结果 | 第69-73页 |
| 6.1 无功补偿功能测试 | 第69-70页 |
| 6.2 保护功能测试 | 第70-72页 |
| 6.2.1 过电流保护功能测试 | 第71页 |
| 6.2.2 过电压保护功能测试 | 第71页 |
| 6.2.3 欠电压保护功能测试 | 第71-72页 |
| 6.2.4 TV、TA断线告警功能测试 | 第72页 |
| 6.3 本章小结 | 第72-73页 |
| 7 总结与展望 | 第73-75页 |
| 7.1 总结 | 第73-74页 |
| 7.2 展望 | 第74-75页 |
| 参考文献 | 第75-80页 |
| 攻读学位期间主要的研究成果 | 第80-81页 |
| 致谢 | 第81页 |
