基于雷达系统平台的功能测试和雷达数据处理设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景及意义 | 第16-17页 |
| 1.2 研究现状和发展趋势 | 第17-18页 |
| 1.3 论文内容和章节安排 | 第18-20页 |
| 第二章 雷达信号处理平台概述 | 第20-32页 |
| 2.1 ADSP TS201S芯片结构与特点 | 第20-24页 |
| 2.2 AD采样和定时控制板结构与资源 | 第24-25页 |
| 2.3 CPCI201-8 信号处理板结构与资源 | 第25-29页 |
| 2.3.1 信号处理板硬件结构 | 第26-27页 |
| 2.3.2 信号处理板资源分布 | 第27-29页 |
| 2.4 雷达信号处理系统硬件平台 | 第29-30页 |
| 2.5 本章总结 | 第30-32页 |
| 第三章 雷达信号处理平台功能测试 | 第32-52页 |
| 3.1 AD采样和定时控制板功能测试 | 第32-39页 |
| 3.1.1 FPGA与DSP高速链路通信测试 | 第32-37页 |
| 3.1.2 DSP程序固化引导测试 | 第37-39页 |
| 3.2 CPCI201-8 信号处理板功能测试 | 第39-48页 |
| 3.2.1 SDRAM存储空间测试 | 第39-42页 |
| 3.2.2 DSP组内互连通信测试 | 第42-45页 |
| 3.2.3 高速串行通信测试 | 第45-48页 |
| 3.3 板卡性能优化方案 | 第48-49页 |
| 3.4 本章小结 | 第49-52页 |
| 第四章 雷达数据处理算法仿真与设计 | 第52-76页 |
| 4.1 目标航迹起始处理 | 第52-55页 |
| 4.2 点迹与航迹关联处理 | 第55-58页 |
| 4.3 航迹滤波与预测处理 | 第58-62页 |
| 4.4 目标航迹消亡处理 | 第62-63页 |
| 4.5 算法仿真与分析 | 第63-70页 |
| 4.6 工程方案设计 | 第70-74页 |
| 4.7 本章小结 | 第74-76页 |
| 第五章 总结与展望 | 第76-78页 |
| 5.1 本文工作总结 | 第76页 |
| 5.2 工作展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |
