| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 目录 | 第5-7页 |
| 第1章 引言 | 第7-11页 |
| 1.1 FPGA概述 | 第7-9页 |
| 1.2 FPGA结构研究 | 第9页 |
| 1.3 工作重点 | 第9页 |
| 1.4 论文组织 | 第9-11页 |
| 第2章 FPGA结构及应用设计流程 | 第11-26页 |
| 2.1 FPGA体系结构 | 第11-23页 |
| 2.1.1 可编程逻辑资源结构描述 | 第12-15页 |
| 2.1.2 可编程互连资源结构描述 | 第15-23页 |
| 2.2 FPGA实现数字系统的CAD设计流程 | 第23-26页 |
| 第3章 FPGA-2可编程逻辑资源设计 | 第26-33页 |
| 3.1 FPGA-2可编程逻辑单元架构 | 第26-27页 |
| 3.2 FPGA-2中SLICE以及CLB的功能介绍 | 第27-33页 |
| 3.2.1 组合逻辑功能 | 第28-29页 |
| 3.2.2 加法、乘法和进位链逻辑功能 | 第29-31页 |
| 3.2.3 时序逻辑功能 | 第31-33页 |
| 第4章 FPGA-2通用可编程互连资源设计 | 第33-46页 |
| 4.1 FPGA-2层次式互连资源概述 | 第33-35页 |
| 4.1.1 Tile内部局域互连 | 第33-34页 |
| 4.1.2 全局通用分段式互连 | 第34-35页 |
| 4.2 FPGA-2层次式互连设计的划分 | 第35页 |
| 4.3 Core互连设计 | 第35-41页 |
| 4.3.1 信号交换平面设计 | 第38-39页 |
| 4.3.2 互连平面设计 | 第39-41页 |
| 4.4 IP互连设计 | 第41-44页 |
| 4.5 时钟网络专用互连设计 | 第44-46页 |
| 第5章 FPGA-2I/O互连结构及电路优化设计 | 第46-60页 |
| 5.1 可编程输入输出模块IOB | 第46-47页 |
| 5.2 I/O互连资源介绍 | 第47-48页 |
| 5.3 I/O互连结构优化设计 | 第48-51页 |
| 5.4 I/O互连电路优化设计 | 第51-56页 |
| 5.4.1 PIP优化设计 | 第53页 |
| 5.4.2 MUX优化设计 | 第53-55页 |
| 5.4.3 Buffer优化设计 | 第55-56页 |
| 5.5 I/O互连电路仿真结果 | 第56-60页 |
| 5.5.1 Single-Long仿真结果 | 第57页 |
| 5.5.2 Long-Hex仿真结果 | 第57-58页 |
| 5.5.3 I/O环仿真结果 | 第58-60页 |
| 第6章 FPGA-2版图设计与芯片测试 | 第60-70页 |
| 6.1 FPGA-2芯片版图设计 | 第60-61页 |
| 6.2 FPGA-2芯片测试平台及测试流程 | 第61-63页 |
| 6.3 FPGA-2互连资源测试结果 | 第63-66页 |
| 6.3.1 互连结构测试 | 第63-66页 |
| 6.3.2 互连参数测试 | 第66页 |
| 6.4 FPGA-2芯片其他逻辑资源测试 | 第66-68页 |
| 6.5 FPGA-2芯片用户电路测试实例 | 第68-70页 |
| 第7章 总结与展望 | 第70-73页 |
| 7.1 工作总结 | 第70-71页 |
| 7.2 工作展望 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |