| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 核电仪控系统发展趋势 | 第11-12页 |
| 1.2 核电安全仪控系统概述 | 第12-13页 |
| 1.3 课题的目的与意义 | 第13-14页 |
| 1.4 论文研究的主要内容与结构安排 | 第14-15页 |
| 1.5 本章小结 | 第15-16页 |
| 第二章 模拟量输入组件总体设计 | 第16-21页 |
| 2.1 安全仪控系统结构 | 第16-17页 |
| 2.2 模拟量输入组件需求分析及总体设计 | 第17-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第三章 安全性可靠性设计 | 第21-26页 |
| 3.1 组件总体功能划分 | 第21-22页 |
| 3.2 监控和保护 | 第22页 |
| 3.3 硬件可靠性 | 第22页 |
| 3.4 抗干扰设计 | 第22-23页 |
| 3.5 通信的设计 | 第23页 |
| 3.6 人因 | 第23-24页 |
| 3.7 可靠性设计理念的遵循 | 第24-25页 |
| 3.8 本章小结 | 第25-26页 |
| 第四章 调理卡和倍增卡的设计 | 第26-35页 |
| 4.1 调理卡的设计 | 第26-30页 |
| 4.1.1 调理卡的功能 | 第26页 |
| 4.1.2 技术指标 | 第26-27页 |
| 4.1.3 调理卡的电路设计 | 第27-30页 |
| 4.1.3.1 变送器供电 | 第28页 |
| 4.1.3.2 电流信号输入/输出 | 第28-29页 |
| 4.1.3.3 带信号滤波器的电压信号输出 | 第29页 |
| 4.1.3.4 过压保护 | 第29-30页 |
| 4.2 倍增卡的设计 | 第30-34页 |
| 4.2.1 倍增卡功能及组成 | 第30页 |
| 4.2.2 技术要求 | 第30-31页 |
| 4.2.3 倍增卡的电路设计 | 第31-34页 |
| 4.3 本章小节 | 第34-35页 |
| 第五章 模拟量输入卡的设计 | 第35-56页 |
| 5.1 功能及要求 | 第35-37页 |
| 5.2 功能框图及卡件组成 | 第37-41页 |
| 5.2.1 功能框图 | 第37-38页 |
| 5.2.2 模拟量输入卡组成及功能 | 第38-40页 |
| 5.2.3 性能指标 | 第40-41页 |
| 5.3 模拟输入卡硬件电路设计 | 第41-47页 |
| 5.3.1 所选芯片介绍 | 第41-44页 |
| 5.3.2 系统电路设计 | 第44-47页 |
| 5.3.2.1 电源电路 | 第44-45页 |
| 5.3.2.2 CPLD 外围配置电路 | 第45页 |
| 5.3.2.3 信号转换/选择/判断电路 | 第45-46页 |
| 5.3.2.4 A/D 控制电路 | 第46-47页 |
| 5.4 控制单元内部模块设计与实现 | 第47-55页 |
| 5.4.1 VHDL 介绍 | 第47-48页 |
| 5.4.2 基于Quartus II 的CPLD 开发 | 第48-49页 |
| 5.4.3 控制单元内部工作流程 | 第49-50页 |
| 5.4.4 控制单元内部模块总体结构及模块功能实现 | 第50-55页 |
| 5.4.4.1 计数模块的设计 | 第52页 |
| 5.4.4.2 双口RAM 的设计 | 第52-53页 |
| 5.4.4.3 地址译码模块的设计 | 第53-54页 |
| 5.4.4.4 控制模块的设计 | 第54页 |
| 5.4.4.5 通讯单元的设计 | 第54-55页 |
| 5.5 本章小节 | 第55-56页 |
| 第六章 仿真及调试 | 第56-62页 |
| 6.1 硬件调试 | 第56-57页 |
| 6.2 CPLD 功能模块仿真调试 | 第57-59页 |
| 6.2.1 计数模块功能仿真 | 第57页 |
| 6.2.2 地址译码功能模块仿真 | 第57-58页 |
| 6.2.3 双口RAM 功能模块仿真 | 第58-59页 |
| 6.3 系统联调与测试 | 第59-60页 |
| 6.4 调试遇到的问题、难点及解决方法 | 第60-61页 |
| 6.5 本章小节 | 第61-62页 |
| 第七章 总结与展望 | 第62-64页 |
| 7.1 总结 | 第62页 |
| 7.2 展望 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 攻读硕士学位期间已发表或录用的论文 | 第68-70页 |