基于FPGA的QPSK数字解调算法的研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 国内外发展现状 | 第9-10页 |
| 1.2.1 数字解调技术发展现状 | 第9-10页 |
| 1.2.2 FPGA发展现状 | 第10页 |
| 1.3 主要研究内容 | 第10-12页 |
| 第二章 QPSK数字解调技术及仿真 | 第12-30页 |
| 2.1 QPSK调制原理与调制信号产生 | 第12-14页 |
| 2.1.1 QPSK数字调制原理 | 第12-13页 |
| 2.1.2 QPSK调制信号产生 | 第13-14页 |
| 2.2 QPSK数字解调系统组成 | 第14-15页 |
| 2.3 数字下变频模块的设计 | 第15-18页 |
| 2.4 基于Costas环的载波跟踪设计 | 第18-25页 |
| 2.4.1 鉴频器模块设计 | 第19-20页 |
| 2.4.2 鉴相器模块设计 | 第20-21页 |
| 2.4.3 环路滤波器设计 | 第21-22页 |
| 2.4.4 环路锁定指示 | 第22-23页 |
| 2.4.5 仿真结果 | 第23-25页 |
| 2.5 位同步设计 | 第25-29页 |
| 2.5.1 插值滤波器 | 第26页 |
| 2.5.2 相位误差鉴别模块 | 第26-27页 |
| 2.5.3 内插控制模块 | 第27-28页 |
| 2.5.4 仿真结果 | 第28-29页 |
| 2.6 本章小结 | 第29-30页 |
| 第三章 基于FPGA的QPSK数字解调算法实现 | 第30-48页 |
| 3.1 FPGA功能原理与设计流程 | 第30-32页 |
| 3.1.1 FPGA芯片内部资源 | 第30-32页 |
| 3.1.2 基于FPGA的数字电路设计 | 第32页 |
| 3.2 数字调制电路的实现 | 第32-36页 |
| 3.2.1 码元变换电路 | 第32-33页 |
| 3.2.2 成型滤波电路 | 第33-34页 |
| 3.2.3 数字混频及相加电路 | 第34-36页 |
| 3.3 数字下变频电路的实现 | 第36-38页 |
| 3.3.1 数控振荡器及混频电路 | 第36-37页 |
| 3.3.2 低通滤波器 | 第37-38页 |
| 3.3.3 匹配滤波器 | 第38页 |
| 3.4 基于Costas环的载波同步环路实现 | 第38-44页 |
| 3.4.1 环路滤波器 | 第39页 |
| 3.4.2 环鉴相器设计 | 第39-40页 |
| 3.4.3 环鉴频器设计 | 第40-41页 |
| 3.4.4 载波同步环资源占用及仿真 | 第41-44页 |
| 3.5 位同步环路的设计与实现 | 第44-47页 |
| 3.5.1 插值滤波模块 | 第44-45页 |
| 3.5.2 定时误差检测模块 | 第45-46页 |
| 3.5.3 内插控制器 | 第46页 |
| 3.5.4 资源占用情况 | 第46-47页 |
| 3.6 本章小结 | 第47-48页 |
| 第四章 QPSK数字解调系统性能测试 | 第48-55页 |
| 4.1 测试平台 | 第48-49页 |
| 4.2 性能指标测试 | 第49-53页 |
| 4.2.1 载波同步性能测试 | 第49-51页 |
| 4.2.2 定时同步性能测试 | 第51-52页 |
| 4.2.3 解调器误码率测试 | 第52-53页 |
| 4.3 系统性能分析 | 第53页 |
| 4.4 本章小结 | 第53-55页 |
| 第五章 总结与展望 | 第55-57页 |
| 5.1 本文总结 | 第55页 |
| 5.2 展望与畅想 | 第55-57页 |
| 参考文献 | 第57-59页 |
| 致谢 | 第59页 |
