| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-19页 |
| 1.1 研究背景 | 第9-17页 |
| 1.1.1 存储器研究的必要性 | 第9-11页 |
| 1.1.2 存储器的分类 | 第11-13页 |
| 1.1.3 先进工艺下SRAM | 第13-17页 |
| 1.2 研究内容与创新点 | 第17页 |
| 1.3 论文结构 | 第17-19页 |
| 第二章 SRAM单元电路研究现状 | 第19-42页 |
| 2.1 传统6T SRAM单元 | 第19-29页 |
| 2.1.1 传统6T单元工作原理 | 第20-22页 |
| 2.1.2 SRAM单元稳定性衡量 | 第22-25页 |
| 2.1.3 6T存储单元稳定性面临的挑战 | 第25-29页 |
| 2.2 单元稳定性优化技术 | 第29-41页 |
| 2.2.1 新型单元结构优化技术 | 第30-32页 |
| 2.2.2 辅助电路优化技术 | 第32-41页 |
| 2.3 本章小结 | 第41-42页 |
| 第三章 新型SRAM单元设计 | 第42-54页 |
| 3.1 新型10T SRAM单元电路设计 | 第42-45页 |
| 3.2 新型10T SRAM单元读写策略 | 第45-53页 |
| 3.2.1 新型10T SRAM单元读链路 | 第46-51页 |
| 3.2.2 新型10T SRAM单元写链路 | 第51-53页 |
| 3.3 本章小结 | 第53-54页 |
| 第四章 新型10T SRAM单元性能分析和仿真结果 | 第54-71页 |
| 4.1 SRAM单元稳定性分析——静态噪声容限分析 | 第54-60页 |
| 4.1.1 保持静态噪声容限 | 第56-57页 |
| 4.1.2 读静态噪声容限 | 第57-58页 |
| 4.1.3 写能力 | 第58-60页 |
| 4.2 单元抗工艺变化分析 | 第60-63页 |
| 4.3 单元失效分析 | 第63-65页 |
| 4.4 单元最小工作电压 | 第65-66页 |
| 4.5 单元操作速度 | 第66-68页 |
| 4.6 单元泄漏电流及静态功耗 | 第68-70页 |
| 4.7 本章小结 | 第70-71页 |
| 第五章 总结及展望 | 第71-74页 |
| 5.1 论文总结 | 第71-72页 |
| 5.2 未来工作展望 | 第72-74页 |
| 参考文献 | 第74-80页 |
| 致谢 | 第80-81页 |
| 攻读学位期间取得的学术成果 | 第81页 |