PCIe2.0 MAC层数据通路与PCS层设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·研究背景与意义 | 第10-11页 |
| ·国内相关外研究 | 第11-12页 |
| ·研究内容 | 第12-13页 |
| ·论文组织 | 第13-14页 |
| 第2章 PCIe总线层次结构 | 第14-19页 |
| ·PCIe总线层次划分 | 第14-15页 |
| ·设备层功能 | 第15-16页 |
| ·设备层数据包 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第3章 物理层分析 | 第19-35页 |
| ·物理层结构划分 | 第19页 |
| ·物理层功能划分 | 第19-20页 |
| ·MAC层分析 | 第20-29页 |
| ·有序集说明 | 第21-23页 |
| ·数据包封装和拆解 | 第23页 |
| ·字节拆分和字节合并 | 第23-25页 |
| ·加扰和解扰 | 第25-26页 |
| ·通道对齐 | 第26-27页 |
| ·LTSSM控制 | 第27-29页 |
| ·PCS层分析 | 第29-33页 |
| ·8B/10B编解码 | 第29-31页 |
| ·弹性缓冲器 | 第31-32页 |
| ·电源管理 | 第32-33页 |
| ·PIPE接口介绍 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第4章 MAC层数据通路设计 | 第35-59页 |
| ·MAC层发送通路设计 | 第35-45页 |
| ·数据包封装模块设计 | 第36-37页 |
| ·字节拆分模块设计 | 第37-42页 |
| ·数据加扰模块设计 | 第42-45页 |
| ·MAC层接收通路设计 | 第45-57页 |
| ·数据解扰模块设计 | 第46-48页 |
| ·通道对齐模块设计 | 第48-50页 |
| ·接收端通道反转模块设计 | 第50-51页 |
| ·字节合并模块设计 | 第51-53页 |
| ·有序集解析模块设计 | 第53-55页 |
| ·数据包拆解模块设计 | 第55-57页 |
| ·本章小结 | 第57-59页 |
| 第5章 PCS层设计 | 第59-71页 |
| ·8B/10B编解码设计 | 第59-65页 |
| ·8B/10B编码设计 | 第59-62页 |
| ·8B/10B解码设计 | 第62-65页 |
| ·弹性缓冲器设计 | 第65-68页 |
| ·电源管理设计 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第6章 验证结果及分析 | 第71-100页 |
| ·MAC层功能仿真 | 第71-81页 |
| ·MAC层发射通路仿真 | 第71-74页 |
| ·MAC层接收通路仿真 | 第74-81页 |
| ·PCS层功能仿真 | 第81-85页 |
| ·物理层环路验证 | 第85-89页 |
| ·MAC层环路验证 | 第85-87页 |
| ·PCS层环路验证 | 第87-89页 |
| ·Design Compiler综合 | 第89-95页 |
| ·MAC层综合 | 第89-92页 |
| ·PCS层综合 | 第92-95页 |
| ·FPGA验证 | 第95-99页 |
| ·FPGA验证方法 | 第97-98页 |
| ·FGPA验证结果 | 第98-99页 |
| ·本章小结 | 第99-100页 |
| 第7章 总结与展望 | 第100-102页 |
| ·总结 | 第100页 |
| ·展望 | 第100-102页 |
| 参考文献 | 第102-104页 |
| 致谢 | 第104-106页 |
| 在读期间发表的学术论文与参与的项目 | 第106页 |
