基于FPGA的SATA协议分析及收发控制器设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·课题研究背景和意义 | 第7-8页 |
| ·国内外研究现状 | 第8页 |
| ·论文组织安排 | 第8-9页 |
| 第二章 SATA 接口及时钟恢复 | 第9-27页 |
| ·ATA 技术及发展 | 第9-10页 |
| ·SATA 接口 | 第10-12页 |
| ·端口倍增器与端口选择器 | 第12-13页 |
| ·FPGA 开发设计 | 第13-18页 |
| ·FPGA 概述 | 第13-14页 |
| ·FPGA 开发设计硬件 | 第14-17页 |
| ·FPGA 开发设计流程 | 第17-18页 |
| ·串行通信中的时钟恢复 | 第18-25页 |
| ·串行通信概述 | 第18-19页 |
| ·串行传输信号特性 | 第19-21页 |
| ·时钟数据恢复 | 第21-22页 |
| ·时钟恢复电路系统结构 | 第22-23页 |
| ·时钟数据恢复电路模块 | 第23-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 SATA 协议分析 | 第27-45页 |
| ·SATA 协议概述 | 第27页 |
| ·SATA 协议物理层 | 第27-33页 |
| ·SATA 物理层功能 | 第27-28页 |
| ·SATA 物理层结构 | 第28-30页 |
| ·OOB 信号 | 第30-32页 |
| ·主机初始化状态机 | 第32-33页 |
| ·SATA 协议链路层 | 第33-38页 |
| ·8B/10B 编码 | 第34-36页 |
| ·帧 | 第36页 |
| ·Primitive 原语 | 第36-37页 |
| ·CRC 校验与扰码器 | 第37-38页 |
| ·SATA 协议传输层 | 第38-43页 |
| ·帧信息结构(FIS) | 第39-41页 |
| ·传输层状态机 | 第41-43页 |
| ·SATA 协议应用层 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 基于 FPGA 的收发控制器设计 | 第45-59页 |
| ·设计方法与芯片选择 | 第45-48页 |
| ·设计与仿真软件 | 第45-46页 |
| ·设计语言 | 第46页 |
| ·设计方法 | 第46-47页 |
| ·开发芯片 | 第47-48页 |
| ·收发器设计 | 第48-56页 |
| ·高速收发器 | 第48-50页 |
| ·8B/10B 编码器实现 | 第50-52页 |
| ·CRC 校验模块实现 | 第52-53页 |
| ·扰码器模块实现 | 第53页 |
| ·字对齐模块设计 | 第53-56页 |
| ·收发器测试 | 第56-59页 |
| 总结与展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 附录 | 第67-68页 |
