基于0.18μmCMOS工艺12-bit 100Msps流水线ADC设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-13页 |
| ·研究背景及意义 | 第10页 |
| ·国内外发展现状 | 第10-12页 |
| ·论文组织结构 | 第12-13页 |
| 第二章 流水线ADC概述 | 第13-30页 |
| ·采样定理 | 第13-14页 |
| ·ADC主要性能指标 | 第14-17页 |
| ·分辨率 | 第14-15页 |
| ·失调误差和增益误差 | 第15页 |
| ·DNL和INL | 第15-16页 |
| ·SNR、SNDR和SFDR | 第16-17页 |
| ·ADC典型架构 | 第17-23页 |
| ·全并行ADC | 第18-19页 |
| ·两步式ADC | 第19-20页 |
| ·流水线ADC | 第20-21页 |
| ·SAR ADC | 第21-22页 |
| ·Sigma-DeltaADC | 第22-23页 |
| ·系统结构的选取 | 第23-24页 |
| ·流水线ADC的基本结构单元 | 第24-30页 |
| ·两相不交叠时钟 | 第24-25页 |
| ·采样保持电路 | 第25-26页 |
| ·MDAC | 第26-27页 |
| ·冗余位校正 | 第27-30页 |
| 第三章 流水线ADC系统设计 | 第30-46页 |
| ·流水线ADC工作原理 | 第30-31页 |
| ·流水线ADC非理想因素 | 第31-38页 |
| ·MOS开关 | 第32-33页 |
| ·电容失配 | 第33-34页 |
| ·运放非线性 | 第34-38页 |
| ·二阶功耗优化的流水线架构 | 第38-46页 |
| ·首级MDAC级精度 | 第39-41页 |
| ·最后级flash ADC精度 | 第41-42页 |
| ·中间级MDAC精度 | 第42-46页 |
| 第四章 关键单元指标分配 | 第46-59页 |
| ·时钟jitter | 第46-47页 |
| ·采样保持电路 | 第47-52页 |
| ·采样开关电容 | 第47-49页 |
| ·单位增益运放 | 第49-52页 |
| ·MDAC电路 | 第52-57页 |
| ·子DAC | 第53-55页 |
| ·MDAC运放 | 第55-57页 |
| ·比较器 | 第57-59页 |
| 第五章 电路设计和仿真 | 第59-72页 |
| ·采样保持电路设计 | 第59-61页 |
| ·栅压自举开关 | 第59-60页 |
| ·运算放大器 | 第60-61页 |
| ·MDAC电路设计 | 第61-65页 |
| ·运放主体结构 | 第61-62页 |
| ·共模反馈电路 | 第62-65页 |
| ·比较器电路设计 | 第65-68页 |
| ·预放大锁存比较器原理 | 第65-67页 |
| ·预放大锁存比较器电路 | 第67-68页 |
| ·仿真结果 | 第68-72页 |
| ·采保电路仿真 | 第68-69页 |
| ·MDAC仿真 | 第69-70页 |
| ·比较器仿真 | 第70-71页 |
| ·ADC整体电路仿真 | 第71-72页 |
| 第六章 结论 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 攻硕期间取得的研究成果 | 第77页 |
