基于Verilog HDL语言的CAN总线控制器设计及测试

内容提要	第1-7页
第一章 绪论	第7-15页
·CAN 总线简介	第7-10页
·CAN 总线通讯综述	第8-9页
·CAN 总线特点	第9-10页
·CAN 总线研究概况	第10-13页
·本论文研究的意义	第13页
·本论文的结构	第13-15页
第二章 CAN 总线协议介绍	第15-34页
·通讯协议简介	第15-16页
·CAN2.0 协议细节	第16-34页
·物理层	第17-23页
·CAN 总线数据链路层	第23-34页
第三章 CAN 总线控制器设计	第34-58页
·CAN 控制器设计流程	第34-35页
·CAN 总线控制器的整体设计	第35-39页
·控制器SJA1000 的功能结构	第35-37页
·本论文中控制器的功能结构	第37-39页
·CAN 总线各个功能模块的设计	第39-57页
·CAN_IML 设计	第39页
·CAN_Registers 设计	第39-43页
·CAN_Core 设计	第43-57页
·本章小结	第57-58页
第四章 CAN 总线控制器验证和测试仿真	第58-71页
·验证策略	第58-59页
·CAN 总线控制器程序整体验证与仿真	第59-65页
·验证程序的设计	第59-60页
·验证过程	第60-63页
·配置FPGA	第63-65页
·硬件测试	第65-70页
·CAN 总线控制器初始化程序设计	第67-68页
·发送报文程序设计	第68-70页
·本章小结	第70-71页
参考文献	第71-74页
致谢	第74-75页
摘要	第75-77页
Abstract	第77-78页