PolSK-OCDM系统码字同步模块的研制
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 绪论 | 第10-17页 |
| ·光码分复用技术 | 第10-13页 |
| ·概述 | 第10页 |
| ·OCDM系统的分类 | 第10-11页 |
| ·OCDM系统的关键技术 | 第11-12页 |
| ·OCDM技术的应用 | 第12-13页 |
| ·PolSK-OCDM系统及其同步必要性 | 第13-14页 |
| ·OCDM技术的发展历史与研究现状 | 第14-16页 |
| ·本文的主要工作及意义 | 第16-17页 |
| 2 码字同步的相关理论 | 第17-27页 |
| ·PolSK-OCDM系统的码字同步 | 第17-18页 |
| ·地址码的选择及m序列 | 第18-21页 |
| ·地址码的选择 | 第18-19页 |
| ·m序列的定义 | 第19-20页 |
| ·m序列的随机特性 | 第20页 |
| ·m序列的相关特性 | 第20-21页 |
| ·伪随机码的同步过程 | 第21-22页 |
| ·主要同步捕获算法分析及比较 | 第22-24页 |
| ·滑动相关法 | 第22-23页 |
| ·匹配滤波器法 | 第23-24页 |
| ·主要同步跟踪算法分析及比较 | 第24-27页 |
| ·延迟锁定环 | 第24-26页 |
| ·τ抖动环 | 第26-27页 |
| 3 码字同步模块的设计与实现 | 第27-47页 |
| ·准备工作 | 第27-33页 |
| ·FPGA的发展现状和选型原则 | 第27-28页 |
| ·硬件描述语言和软件开发平台 | 第28-29页 |
| ·FPGA硬件开发平台 | 第29-31页 |
| ·FPGA的开发流程 | 第31-33页 |
| ·同步模块总体方案和模块划分 | 第33-34页 |
| ·同步指标的制定 | 第33页 |
| ·总体方案和模块划分 | 第33-34页 |
| ·模块设计及仿真 | 第34-44页 |
| ·测试模块 | 第34-35页 |
| ·相关捕获模块 | 第35-38页 |
| ·信号处理模块 | 第38-39页 |
| ·本地码字发生器模块 | 第39-40页 |
| ·延迟锁定模块 | 第40-43页 |
| ·时序仿真 | 第43-44页 |
| ·同步模块的硬件实现 | 第44-46页 |
| ·下载配置及硬件测试 | 第44-46页 |
| ·结论 | 第46-47页 |
| 4 总结和展望 | 第47-50页 |
| ·FPGA的开发经验与技巧 | 第47-49页 |
| ·需要进一步解决的问题 | 第49-50页 |
| 参考文献 | 第50-52页 |
| 作者简介 | 第52-54页 |
| 学位论文数据集 | 第54页 |