多媒体解码芯片的SoC设计
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 第1章 引言 | 第11-17页 |
| ·概述 | 第11页 |
| ·数字音频技术及其发展 | 第11-13页 |
| ·数字视频技术及其发展 | 第13-14页 |
| ·SoC设计方法概述 | 第14-15页 |
| ·本文的组织结构以及本人完成的工作 | 第15-17页 |
| 第2章 MP3 AAC编解码的原理和算法 | 第17-29页 |
| ·数字音频编码的基本原理 | 第17-20页 |
| ·心理声学模型 | 第17-19页 |
| ·感知编码 | 第19-20页 |
| ·MP3编解码的算法和原理 | 第20-26页 |
| ·子带编码 | 第21页 |
| ·改进离散余弦变换 | 第21-22页 |
| ·自适应窗切换 | 第22-24页 |
| ·Huffman编码 | 第24页 |
| ·比特池缓冲 | 第24-25页 |
| ·联合立体声编码 | 第25-26页 |
| ·MPEG-2AAC编解码的算法和原理 | 第26-28页 |
| ·暂态噪声整形 | 第27页 |
| ·预测编码 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 H.264编解码的原理和算法 | 第29-37页 |
| ·数字视频编码的基本原理 | 第29-30页 |
| ·预测编码 | 第29页 |
| ·变换编码 | 第29-30页 |
| ·熵编码 | 第30页 |
| ·H.264编解码算法和原理 | 第30-36页 |
| ·H.264的特点 | 第32-35页 |
| ·H.264的结构 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 多媒体解码芯片的SoC设计 | 第37-76页 |
| ·概述 | 第37页 |
| ·音频解码部分 | 第37-49页 |
| ·音频解码部分的架构 | 第38页 |
| ·MP3中Huffman硬件加速器的设计 | 第38-46页 |
| ·AAC中TNS硬件模块的设计 | 第46-49页 |
| ·视频解码部分 | 第49-69页 |
| ·H.264解码器的软硬件划分及架构设计 | 第50-55页 |
| ·FDPU硬件模块的设计 | 第55-69页 |
| ·FLASH控制器设计 | 第69-75页 |
| ·FLASH存储器概述 | 第70页 |
| ·NOR FLASH控制过程 | 第70-72页 |
| ·FLASH控制器的实现 | 第72-75页 |
| ·本章小结 | 第75-76页 |
| 第5章 多媒体解码芯片的验证及实现结果 | 第76-82页 |
| ·设计的验证 | 第76-80页 |
| ·软件仿真 | 第77-79页 |
| ·FPGA验证 | 第79-80页 |
| ·设计的实现结果 | 第80-81页 |
| ·本章小结 | 第81-82页 |
| 第6章 总结与展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 个人简历 在读期间发表的学术论文与研究成果 | 第86页 |
