| 摘要 | 第1-11页 |
| 图目录 | 第11-14页 |
| 表目录 | 第14-15页 |
| 第一章 引言 | 第15-27页 |
| ·在计算机系统中进行访存性能优化的必要性 | 第15-19页 |
| ·存储控制系统及其对计算机系统访存性能的影响 | 第19-23页 |
| ·存储控制系统简介 | 第19-21页 |
| ·存储控制系统对计算机系统访存性能的影响 | 第21-23页 |
| ·存储控制系统的访存性能量化指标 | 第23-24页 |
| ·延迟（latency） | 第23-24页 |
| ·带宽（bandwidth） | 第24页 |
| ·本文的贡献 | 第24-25页 |
| ·论文的组织 | 第25-27页 |
| 第二章 存储控制系统性能优化技术研究现状 | 第27-49页 |
| ·DRAM 内存结构简介 | 第27-33页 |
| ·DRAM 体系结构 | 第27-30页 |
| ·工业界通用的DRAM 种类及其特征 | 第30-33页 |
| ·内存结构优化技术 | 第33-34页 |
| ·内存控制策略分析 | 第34-36页 |
| ·Close page 策略 | 第34-35页 |
| ·Open page 策略 | 第35页 |
| ·刷新控制策略 | 第35-36页 |
| ·地址映射机制 | 第36页 |
| ·访存延时优化技术 | 第36-41页 |
| ·访存顺序调度技术 | 第37-39页 |
| ·基于内存控制电路的预取技术 | 第39-41页 |
| ·访存带宽优化技术 | 第41-45页 |
| ·多体交叉存储组织技术 | 第41-42页 |
| ·存储体访问冲突避免技术 | 第42-43页 |
| ·双通道及多通道技术 | 第43-44页 |
| ·处理器片内集成内存控制电路 | 第44-45页 |
| ·与操作系统相结合的访存带宽优化技术 | 第45页 |
| ·系统总线性能优化技术 | 第45-48页 |
| ·信号高速传输技术 | 第46页 |
| ·系统总线体系结构优化技术 | 第46-48页 |
| ·小结 | 第48-49页 |
| 第三章 存储控制系统性能评估环境简介 | 第49-65页 |
| ·龙芯2 号存储控制系统结构简介 | 第49-51页 |
| ·龙芯2 号存储控制系统内部互连及仲裁机制 | 第51-56页 |
| ·内部互连机制 | 第51-53页 |
| ·互连总线协议 | 第53-54页 |
| ·仲裁机制的实现 | 第54-55页 |
| ·处理器系统接口与内存设备之间的访存通路 | 第55-56页 |
| ·内存控制电路的设计 | 第56-60页 |
| ·DDR SDRAM 的特征 | 第57-58页 |
| ·DDR SDRAM 控制器设计 | 第58-60页 |
| ·龙芯2 号处理器结构简介 | 第60页 |
| ·性能评估程序简介 | 第60-63页 |
| ·SPEC CPU2000 简介 | 第61-63页 |
| ·STREAM 测试程序简介 | 第63页 |
| ·小结 | 第63-65页 |
| 第四章 基于Page 管理策略的内存控制电路性能优化 | 第65-83页 |
| ·page 管理策略对访存延时的影响 | 第65-67页 |
| ·龙芯2 号处理器针对SPEC CPU2000 测试程序Page 命中率分析 | 第67-68页 |
| ·基于存储体访问历史表的page 管理策略 | 第68-76页 |
| ·设计思想 | 第68-70页 |
| ·算法描述 | 第70-71页 |
| ·阈值的选择 | 第71-75页 |
| ·电路实现 | 第75-76页 |
| ·性能分析 | 第76-80页 |
| ·对处理器平均访存延时的影响 | 第76-78页 |
| ·对处理器访存带宽的影响 | 第78-79页 |
| ·对处理器IPC 值的影响 | 第79-80页 |
| ·小结 | 第80-83页 |
| 第五章 与内存控制电路相结合的一种预取策略 | 第83-107页 |
| ·硬件预取策略分析 | 第83-87页 |
| ·龙芯2 号处理器的内存访问行为分析 | 第87-94页 |
| ·空间局部性分析 | 第87-90页 |
| ·时间局部性分析 | 第90-94页 |
| ·一种与内存控制电路相结合的预取策略 | 第94-96页 |
| ·Stream 过滤机制 | 第96-99页 |
| ·STB（stream buffer）管理电路 | 第99-101页 |
| ·性能分析 | 第101-104页 |
| ·对处理器平均访存延时的影响 | 第101-102页 |
| ·对处理器有效访存带宽的影响 | 第102-103页 |
| ·对处理器IPC 值的影响 | 第103-104页 |
| ·小结 | 第104-107页 |
| 第六章 一种写缓存技术的设计与实现 | 第107-113页 |
| ·存储控制系统中实现写缓存的背景介绍 | 第107-108页 |
| ·写缓存电路的设计与实现 | 第108-109页 |
| ·写缓存深度的选择 | 第109-111页 |
| ·性能分析 | 第111-112页 |
| ·对处理器访存带宽的影响 | 第111页 |
| ·对处理器IPC 值的影响 | 第111-112页 |
| ·小结 | 第112-113页 |
| 第七章 一种改进的系统总线及其对系统性能的影响 | 第113-123页 |
| ·龙芯2 号存储控制系统现有系统总线的特征与不足 | 第113-114页 |
| ·一种改进的系统总线协议 | 第114-118页 |
| ·系统总线的信号组成 | 第115-116页 |
| ·系统总线读/写事务传输协议 | 第116-118页 |
| ·数据传输正确性的保证 | 第118页 |
| ·改进后的系统总线对存储控制系统性能优化技术的影响 | 第118页 |
| ·性能分析 | 第118-122页 |
| ·改进的系统总线传输协议对系统性能的影响 | 第119-120页 |
| ·本文的性能优化技术在改进的系统总线的基础上对系统性能的影响 | 第120-122页 |
| ·小结 | 第122-123页 |
| 第八章 结束语 | 第123-127页 |
| ·本文工作总结 | 第123-124页 |
| ·下一步研究方向 | 第124-127页 |
| 参考文献 | 第127-135页 |
| 致 谢 | 第135-136页 |
| 作者简历 | 第136页 |
