| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-13页 |
| 1．1 课题背景及来源 | 第8-9页 |
| 1．2 国内外研究现状 | 第9-11页 |
| 1．3 论文内容及其意义 | 第11-12页 |
| 1．4 论文安排 | 第12-13页 |
| 第二章 存取部件的技术研究 | 第13-22页 |
| 2．1 LOAD-STORE部件的研究 | 第13-19页 |
| 2．1．1 非流水线技术 | 第14-18页 |
| 2．1．2 LSU流水线设计 | 第18-19页 |
| 2．2 总线接口部件的研究 | 第19-21页 |
| 2．3 小结 | 第21-22页 |
| 第三章 “龙腾R2”LOAD-STORE部件 | 第22-39页 |
| 3．1 “龙腾R2”微体系结构 | 第22-24页 |
| 3．2 “龙腾R2”的LOAD-STORE指令寻址模式 | 第24-26页 |
| 3．2．1 间接寻址 | 第24-25页 |
| 3．2．2 基址寻址 | 第25-26页 |
| 3．2．3 寄存器变址寻址 | 第26页 |
| 3．3 操作数的对齐 | 第26-27页 |
| 3．4 LOAD-STORE部件的设计实现 | 第27-38页 |
| 3．4．1 有效地址计算单元 | 第28-30页 |
| 3．4．2 输出对齐单元 | 第30-35页 |
| 3．4．3 输入对齐处理 | 第35-38页 |
| 3．5 小结 | 第38-39页 |
| 第四章 “龙腾R2”总线接口单元 | 第39-58页 |
| 4．1 POWERPC 60X总线接口协议 | 第39-46页 |
| 4．1．1 总线接口信号简介 | 第39-41页 |
| 4．1．2 总线周期 | 第41-44页 |
| 4．1．3 “龙腾R2”总线接口的特性 | 第44-46页 |
| 4．2 总线接口单元的实现 | 第46-57页 |
| 4．2．1 预处理控制逻辑 | 第47-49页 |
| 4．2．2 地址总线控制逻辑 | 第49-52页 |
| 4．2．3 数据总线控制逻辑 | 第52-54页 |
| 4．2．4 数据后处理模块 | 第54-55页 |
| 4．2．5 侦听逻辑 | 第55-57页 |
| 4．3 小结 | 第57-58页 |
| 第五章 验证、综合与实现 | 第58-84页 |
| 5．1 电路验证的目的和方法 | 第58-59页 |
| 5．2 ASIC和FPGA的设计和验证流程 | 第59-60页 |
| 5．3 模块级的仿真模型 | 第60-62页 |
| 5．4 LOAD-STORE单元的仿真 | 第62-66页 |
| 5．4．1 LSU的仿真模型 | 第62-64页 |
| 5．4．2 LSU的测试 | 第64-66页 |
| 5．5 总线接口单元BIU的仿真 | 第66-69页 |
| 5．5．1 总线接口单元的软件仿真 | 第67-69页 |
| 5．6 “龙腾R2”的FPGA系统实现 | 第69-82页 |
| 5．6．1 “龙腾R2”FPGA验证系统设计 | 第69-70页 |
| 5．6．2 外部总线控制器的实现 | 第70-75页 |
| 5．6．3 串口控制逻辑 | 第75-78页 |
| 5．6．4 M2681 | 第78-79页 |
| 5．6．5 系统FPGA的实现 | 第79-82页 |
| 5．7 小结 | 第82-84页 |
| 第六章 结束语 | 第84-86页 |
| 硕士期间发表的论文和参加的工作 | 第86-87页 |
| 致谢 | 第87-88页 |
| 参考文献 | 第88-91页 |