| 第一章 绪论 | 第1-10页 |
| 1．1 课题背景和来源 | 第7页 |
| 1．2 课题意义 | 第7-8页 |
| 1．3 论文内容和结构 | 第8-10页 |
| 第二章 16QAM MODEM芯片设计综述 | 第10-18页 |
| 2．1 QAM调制技术 | 第10-12页 |
| 2．1．1 QAM调制的基本原理 | 第10页 |
| 2．1．2 16QAM调制的性能 | 第10-12页 |
| 2．1．3 16QAM映射的实现方法 | 第12页 |
| 2．2 DSP方案 | 第12-15页 |
| 2．2．1 FPGA时钟方案 | 第13-14页 |
| 2．2．2 基于IP Core的FPGA设计 | 第14-15页 |
| 2．3 16QAM Modem FPGA芯片的总体设计 | 第15-18页 |
| 2．3．1 发送端总体设计 | 第15-16页 |
| 2．3．2 接收端总体设计 | 第16-18页 |
| 第三章 高性能滤波器设计 | 第18-34页 |
| 3．1 滤波器简介 | 第18-23页 |
| 3．1．1 FIR滤波器结构 | 第18-19页 |
| 3．1．2 采样率转换滤波器 | 第19-23页 |
| 3．2 适合FPGA实现的滤波器设计方法 | 第23-29页 |
| 3．2．1 流水线 | 第23页 |
| 3．2．2 分布式算法 | 第23-25页 |
| 3．2．3 高速加法器 | 第25-29页 |
| 3．3 发送端成形滤波器的FPGA设计 | 第29-34页 |
| 第四章 自适应均衡器设计 | 第34-47页 |
| 4．1 均衡原理 | 第34-37页 |
| 4．1．1 盲均衡及其算法选择 | 第35-36页 |
| 4．1．2 分数间隔CMA均衡器 | 第36-37页 |
| 4．1．3 本文所设计的均衡器 | 第37页 |
| 4．2 均衡器的FPGA设计 | 第37-45页 |
| 4．2．1 符号算法 | 第38页 |
| 4．2．2 T／2间隔横向均衡器模块设计 | 第38-39页 |
| 4．2．3 抽头复用 | 第39-40页 |
| 4．2．4 误差产生模块设计 | 第40-41页 |
| 4．2．5 高速运算单元设计 | 第41-45页 |
| 4．3 均衡器的性能 | 第45-47页 |
| 第五章 载波恢复环路设计 | 第47-61页 |
| 5．1 载波恢复原理 | 第47-52页 |
| 5．1．1 模拟二阶锁相环原理 | 第47-50页 |
| 5．1．2 数字二阶锁相环设计 | 第50-52页 |
| 5．2 载波恢复电路的FPGA设计 | 第52-58页 |
| 5．2．1 相位旋转器设计 | 第52-53页 |
| 5．2．2 用CORDIC旋转实现DD算法的鉴相器 | 第53-56页 |
| 5．2．3 NCO的设计 | 第56-58页 |
| 5．2．4 环路滤波器设计 | 第58页 |
| 5．3 载波恢复的性能 | 第58-61页 |
| 第六章 前向纠错编码设计 | 第61-75页 |
| 6．1 纠错编码基础 | 第61-62页 |
| 6．2 本文所采用的前向纠错编码 | 第62-63页 |
| 6．3 外码RS码 | 第63-65页 |
| 6．3．1 RS解码的FPGA设计 | 第64-65页 |
| 6．4 卷积交织 | 第65-69页 |
| 6．4．1 卷积交织／解交织的FPGA设计 | 第66-69页 |
| 6．5 内码卷积码 | 第69-75页 |
| 6．5．1 卷积编码和Viterbi译码的FPGA设计 | 第70-75页 |
| 第七章 总结 | 第75-77页 |
| 学术论文撰写及录用声明 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 附录 | 第81-86页 |
| 附A：Booth编码的RTL级Verilog HDL代码 | 第81-82页 |
| 附B：CORDIC旋转的RTL级Verilog HDL代码 | 第82-84页 |
| 附C：Viterbi IP接口的RTL级Verilog HDL代码 | 第84-86页 |
