| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-9页 |
| 目录 | 第9-12页 |
| 1 绪论 | 第12-21页 |
| ·选题的意义 | 第12页 |
| ·课题相关技术背景 | 第12-19页 |
| ·视频转码原理 | 第12-14页 |
| ·MPEG-2编码标准 | 第14-15页 |
| ·H.264编码标准 | 第15-16页 |
| ·3G及视频通信 | 第16-18页 |
| ·多核处理器发展现状 | 第18-19页 |
| ·研究内容及论文结构 | 第19-21页 |
| ·主要研究内容 | 第19-20页 |
| ·论文结构 | 第20-21页 |
| 2 Tilera处理器及开发环境 | 第21-30页 |
| ·TILEPro64简述 | 第21-22页 |
| ·多核架构 | 第22-26页 |
| ·多核阵列 | 第22-23页 |
| ·单核结构 | 第23-24页 |
| ·I/O设备 | 第24-26页 |
| ·指令集 | 第26-28页 |
| ·集成开发环境 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 3 转码器关键技术 | 第30-40页 |
| ·转码器的体系结构 | 第30-33页 |
| ·基于DCT域的级联转码(CDDT)结构 | 第30-31页 |
| ·基于像素域的级联转码(CPDT)结构 | 第31-33页 |
| ·分辨率下采样 | 第33-35页 |
| ·最近邻域法(Nearear Neighbor) | 第34页 |
| ·线性插值法(Linear interpolation) | 第34页 |
| ·三次多项式插值法(Bicubic interpolation) | 第34-35页 |
| ·码率控制 | 第35-36页 |
| ·并行计算 | 第36-39页 |
| ·并行程序执行时间 | 第36-37页 |
| ·加速比 | 第37页 |
| ·Amdahl定律 | 第37-38页 |
| ·并行性能优化方法 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 4 基于多核处理器的转码器软件设计 | 第40-60页 |
| ·设计目标 | 第40页 |
| ·3G视频服务器系统应用框架 | 第40-41页 |
| ·转码软件总体设计 | 第41-50页 |
| ·MPEG-2解码模块 | 第42-44页 |
| ·降低空间分辨率模块 | 第44-45页 |
| ·H.264编码模块 | 第45-50页 |
| ·基于多核处理器的转码软件设计及实现 | 第50-59页 |
| ·转码器处理核数确定 | 第50-52页 |
| ·转码器的功能模块划分和处理数据划分 | 第52-59页 |
| ·本章小结 | 第59-60页 |
| 5 转码器优化 | 第60-67页 |
| ·编译器优化 | 第60-63页 |
| ·优化选项 | 第60-62页 |
| ·Feedback优化 | 第62-63页 |
| ·存储器优化 | 第63-64页 |
| ·编优化 | 第64-65页 |
| ·利用SIMD指令 | 第64页 |
| ·使用intrinsics | 第64-65页 |
| ·代码优化 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 6 实验结果及分析 | 第67-73页 |
| ·D1转码结果分析 | 第67-71页 |
| ·高清转码结果分析 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 7 总结与展望 | 第73-75页 |
| ·总结 | 第73-74页 |
| ·展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 作者简历 | 第79页 |