基于FPGA的快速路由查找算法研究及实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·论文研究背景 | 第7-8页 |
| ·网络层相关知识 | 第8-12页 |
| ·研究现状 | 第12-14页 |
| ·本文的研究内容和结构安排 | 第14-15页 |
| 第二章 路由查找算法 | 第15-27页 |
| ·基于软件实现的路由查找算法 | 第15-20页 |
| ·基于Trie树的查找算法 | 第15-18页 |
| ·基于前缀区间的路由查找算法 | 第18-20页 |
| ·基于硬件实现的路由查找算法 | 第20-25页 |
| ·多分支Trie的硬件算法 | 第20-24页 |
| ·基于CAM/TCAM的硬件查找算法 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 双分支并行16-8-8 路由算法 | 第27-35页 |
| ·二分支并行结构 | 第27-30页 |
| ·二分支结构 | 第27-28页 |
| ·并行分支性能分析 | 第28-30页 |
| ·16-8-8 路由表的构造 | 第30-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 并行路由查找算法的实现 | 第35-49页 |
| ·FPGA结构与设计流程 | 第35-37页 |
| ·整体设计结构 | 第37-38页 |
| ·二级输入处理模块 | 第38-40页 |
| ·二级并行分支查找模块 | 第40-45页 |
| ·三级分类模块 | 第40-41页 |
| ·三级单分支的流水查找模块 | 第41-45页 |
| ·二级SSRAM存储空间管理模块 | 第45-46页 |
| ·二级输出处理模块 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 第五章 性能分析 | 第49-57页 |
| ·速率换算 | 第49-52页 |
| ·以太网接口 | 第49-50页 |
| ·POS接口 | 第50-52页 |
| ·查找性能分析 | 第52-53页 |
| ·路由表更新性能分析 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 第六章 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-64页 |
