| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-9页 |
| 1 绪论 | 第9-20页 |
| ·微处理器发展趋势 | 第9-12页 |
| ·媒体处理器技术路线 | 第12-13页 |
| ·媒体处理器IP核进展 | 第13-17页 |
| ·超标量嵌入式CPU | 第13-14页 |
| ·VLIW DSP | 第14-15页 |
| ·多核嵌入式CPU | 第15-16页 |
| ·多核多线程DSP | 第16-17页 |
| ·RISC/DSP MD64介绍 | 第17-18页 |
| ·本文内容安排及主要贡献 | 第18-20页 |
| 2 视频编解码程序在RISC/DSP处理器中执行的测评分析 | 第20-40页 |
| ·测评方法 | 第20-22页 |
| ·视频算法系统架构 | 第22-25页 |
| ·数据级并行开发 | 第25-29页 |
| ·媒体指令扩展 | 第26-27页 |
| ·计算核心的数据级并行 | 第27-29页 |
| ·指令级并行开发 | 第29-35页 |
| ·RISC/DSP指令级的并行性 | 第30-33页 |
| ·序贯性质的Huffman解码的加速 | 第33-35页 |
| ·线程级并行开发 | 第35-38页 |
| ·并行视频算法 | 第35-37页 |
| ·系统方案 | 第37-38页 |
| ·本章小结 | 第38-40页 |
| 3 RISC/DSP处理器的超标量微结构设计 | 第40-72页 |
| ·RISC/DSP型处理器流水线结构问题分析 | 第40-51页 |
| ·RISC/DSP的流水线微结构 | 第41-43页 |
| ·数据冲突控制 | 第43-49页 |
| ·标量性能存在的问题 | 第49-51页 |
| ·RISC/DSP类型的MD64的双发射超标量设计考虑 | 第51-64页 |
| ·流水线的布局 | 第51-55页 |
| ·指令发射机制 | 第55-60页 |
| ·前端流水线划分 | 第60-64页 |
| ·复杂媒体指令融入超标量框架 | 第64-68页 |
| ·数据冲突控制机制 | 第64-66页 |
| ·精确中断处理机制 | 第66-68页 |
| ·评估 | 第68-70页 |
| ·时延和面积开销评估 | 第68-69页 |
| ·基于算法核心的性能评估 | 第69-70页 |
| ·本章小结 | 第70-72页 |
| 4 RISC/DSP的双线程扩展设计 | 第72-97页 |
| ·设计需求分析 | 第72-75页 |
| ·微结构设计 | 第75-88页 |
| ·取指部件设计 | 第76-78页 |
| ·译码部件设计 | 第78-82页 |
| ·发射机制和执行部件设计 | 第82-85页 |
| ·数据存储器和DMA设计考虑 | 第85-88页 |
| ·软硬件接口方案分析 | 第88-93页 |
| ·调度接口 | 第88-90页 |
| ·同步接口需求分析 | 第90-93页 |
| ·评估 | 第93-95页 |
| ·面积时延评估 | 第93页 |
| ·性能评估 | 第93-95页 |
| ·本章小结 | 第95-97页 |
| 总结与展望 | 第97-99页 |
| 参考文献 | 第99-104页 |
| 作者简历 | 第104页 |
| 学习经历 | 第104页 |
| 攻读硕士期间的科研成果 | 第104页 |
| 攻读硕士期间参加的科研工作 | 第104页 |