| 摘要 | 第9-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 研究现状 | 第13-14页 |
| 1.3 研究目标 | 第14-15页 |
| 1.4 研究内容 | 第15-16页 |
| 1.5 论文结构 | 第16-17页 |
| 第二章 磁隧道结电路模型建立 | 第17-33页 |
| 2.1 磁隧道结的理论基础 | 第17-20页 |
| 2.1.1 电子自旋特性 | 第17页 |
| 2.1.2 磁隧道结的结构组成 | 第17-18页 |
| 2.1.3 面内磁各向异性和垂直磁各向异性 | 第18-20页 |
| 2.2 磁隧道结的模型基础 | 第20-24页 |
| 2.2.1 隧道磁电阻效应 | 第20-23页 |
| 2.2.2 磁化翻转原理 | 第23-24页 |
| 2.3 磁隧道结Hspice模型建立与验证 | 第24-30页 |
| 2.3.1 MTJ的电路模型框架 | 第24-25页 |
| 2.3.2 CPMTJ的电路模型框架 | 第25-26页 |
| 2.3.3 MTJ和CPMTJ物理模型的行为描述 | 第26-27页 |
| 2.3.4 Hspice行为模型的功能性验证和准确性分析 | 第27-30页 |
| 2.4 两端磁隧道结和三端磁隧道结的写操作定量研究 | 第30-32页 |
| 2.5 本章小节 | 第32-33页 |
| 第三章 传统NV-SRAM存储单元分析 | 第33-60页 |
| 3.1 NV-SRAM单元的设计目标与约束 | 第33-34页 |
| 3.2 传统NV-SRAM单元的结构与功能描述 | 第34-42页 |
| 3.2.1 6T-2MTJ的单元结构 | 第34-35页 |
| 3.2.2 6T-2MTJ的功能分析与验证 | 第35-39页 |
| 3.2.3 8T-2MTJ的单元结构 | 第39-40页 |
| 3.2.4 8T-2MTJ的功能分析与验证 | 第40-42页 |
| 3.3 器件尺寸分析 | 第42-49页 |
| 3.3.1 6T-2MTJ的器件尺寸分析 | 第43-46页 |
| 3.3.2 8T-2MTJ的器件尺寸分析 | 第46-49页 |
| 3.4 两种NV-SRAM单元的特性分析 | 第49-55页 |
| 3.4.1 NV-SRAM单元的静态噪声容限分析 | 第49-52页 |
| 3.4.2 速度和功耗分析 | 第52-55页 |
| 3.5 6T-2MTJ单元的易失读速度优化 | 第55-57页 |
| 3.5.1 MTJ的阻值与6T-2MTJ易失读速度的关系 | 第55-56页 |
| 3.5.2 下拉管N1/N2的宽度与6T-2MTJ易失读速度的关系 | 第56-57页 |
| 3.5.3 传输管N3/N4的宽度与6T-2MTJ易失读速度的关系 | 第57页 |
| 3.6 功能特性总结 | 第57-59页 |
| 3.7 本章小节 | 第59-60页 |
| 第四章 新型的基于CPMTJ的NV-SRAM单元设计 | 第60-76页 |
| 4.1 6T-1CPMTJ单元结构及功能描述 | 第60-65页 |
| 4.1.1 单元结构 | 第60-62页 |
| 4.1.2 基于CPMTJ的NV-SRAM单元的功能描述与验证 | 第62-65页 |
| 4.2 器件尺寸分析 | 第65-68页 |
| 4.2.1 6T-1CPMTJ单元的器件尺寸分析 | 第65-68页 |
| 4.2.2 SRAM与三种NV-SRAM单元的面积对比 | 第68页 |
| 4.3 新型NV-SRAM单元的性能分析与评估 | 第68-72页 |
| 4.3.1 静态噪声容限分析 | 第68-69页 |
| 4.3.2 速度和功耗分析 | 第69-70页 |
| 4.3.3 性能优化 | 第70-72页 |
| 4.4 SRAM与三种NV-SRAM单元的特性对比 | 第72-74页 |
| 4.5 本章小节 | 第74-76页 |
| 第五章 结论与展望 | 第76-78页 |
| 5.1 工作总结 | 第76-77页 |
| 5.2 研究展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 作者在学期间取得的学术成果 | 第83页 |
