| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 数据采集技术及其发展 | 第9-10页 |
| 1.2 国内外数据采集系统研究现状 | 第10-11页 |
| 1.3 PCI-E总线应用现状 | 第11-12页 |
| 1.4 可编程逻辑器件的发展及现状 | 第12-13页 |
| 1.5 本论文研究内容及目标 | 第13-14页 |
| 1.6 论文章节安排 | 第14-15页 |
| 第2章 硬件设计 | 第15-37页 |
| 2.1 硬件方案设计 | 第15-16页 |
| 2.2 硬件顶层电路图 | 第16页 |
| 2.3 电源模块 | 第16-19页 |
| 2.4 接线端子模块 | 第19-20页 |
| 2.5 模拟通道电路 | 第20-24页 |
| 2.5.1 模拟信号采集 | 第20-23页 |
| 2.5.2 高精度可编程增益可控电路的设计方法 | 第23-24页 |
| 2.6 数字通道电路 | 第24-27页 |
| 2.6.1 数字信号采集与生成 | 第24-25页 |
| 2.6.2 高速数字信号隔离方法 | 第25-27页 |
| 2.7 SDRAM存储电路 | 第27-29页 |
| 2.7.1 SDRAM工作原理 | 第27页 |
| 2.7.2 SDRAM级联的方法 | 第27-29页 |
| 2.8 PCI-E桥接模块 | 第29-32页 |
| 2.8.1 PEX8311特性 | 第30页 |
| 2.8.2 PEX8311的结构 | 第30-31页 |
| 2.8.3 PCI-E接.芯片的任务 | 第31-32页 |
| 2.9 FPGA主控电路 | 第32-34页 |
| 2.9.1 FPGA选型 | 第32页 |
| 2.9.2 FPGA配置方式选择 | 第32-33页 |
| 2.9.3 JTAG边界扫描测试 | 第33页 |
| 2.9.4 FPGA芯片任务 | 第33-34页 |
| 2.10 PCB图 | 第34-36页 |
| 2.11本章小结 | 第36-37页 |
| 第3章 软件设计 | 第37-53页 |
| 3.1 采集系统控制模块方案框图 | 第37-38页 |
| 3.2 PLL模块 | 第38-39页 |
| 3.3 数据处理模块 | 第39-41页 |
| 3.3.1 自适应增益控制 | 第39-40页 |
| 3.3.2 数据整合 | 第40-41页 |
| 3.3.3 数字时序生成 | 第41页 |
| 3.4 SDRAM控制模块 | 第41-50页 |
| 3.4.1 数据缓存模块 | 第42-45页 |
| 3.4.2 SDRAM控制器 | 第45-50页 |
| 3.4.3 SDRAM地址的产生 | 第50页 |
| 3.5 本地总线控制器 | 第50-52页 |
| 3.5.1 本地总线状态机 | 第50-52页 |
| 3.5.2 本地总线控制器工作原理 | 第52页 |
| 3.6 本章小结 | 第52-53页 |
| 第4章 设备驱动程序 | 第53-61页 |
| 4.1 驱动程序开发环境 | 第53页 |
| 4.2 Window I/O组成 | 第53-54页 |
| 4.3 WDF驱动程序模型 | 第54-56页 |
| 4.3.1 KMDF | 第55页 |
| 4.3.2 UMDF | 第55-56页 |
| 4.4 IRP处理 | 第56-58页 |
| 4.5 驱动程序功能实现 | 第58-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第5章 系统测试及分析 | 第61-69页 |
| 5.1 硬件调试环境 | 第61-63页 |
| 5.1.1 Aglient 33250A函数信号发生器 | 第62页 |
| 5.1.2 RIGOL DS1102E示波器 | 第62-63页 |
| 5.1.3 计算机 | 第63页 |
| 5.2 调试方法及结果 | 第63-67页 |
| 5.2.1 模拟信号采集 | 第63-65页 |
| 5.2.2 数字信号采集 | 第65-66页 |
| 5.2.3 数字信号生成 | 第66-67页 |
| 5.3 实验结果分析 | 第67-68页 |
| 5.4 本章小结 | 第68-69页 |
| 第6章 总结 | 第69-71页 |
| 6.1 研究成果总结 | 第69页 |
| 6.2 研究展望 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |