折叠内插结构ADC中数字模块设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 研究背景与意义 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.3 论文研究内容和组织结构 | 第9-11页 |
| 第二章 超高速 ADC 架构及 HBT 工艺 | 第11-25页 |
| 2.1 ADC 性能指标及超高速架构 | 第11-18页 |
| 2.1.1 ADC 性能指标 | 第11-13页 |
| 2.1.2 超高速 ADC 架构 | 第13-17页 |
| 2.1.3 超高速 ADC 性能比较 | 第17-18页 |
| 2.2 折叠内插技术 | 第18-21页 |
| 2.2.1 折叠技术 | 第18-19页 |
| 2.2.2 插值技术 | 第19-20页 |
| 2.2.3 折叠内插关系 | 第20-21页 |
| 2.3 GaAs HBT 工艺简介 | 第21-23页 |
| 2.4 本章小结 | 第23-25页 |
| 第三章 数字模块设计 | 第25-53页 |
| 3.1 比较器模块电路 | 第25-37页 |
| 3.1.1 比较器性能参数 | 第25-26页 |
| 3.1.2 比较器架构分析 | 第26-30页 |
| 3.1.3 比较器电路设计 | 第30-37页 |
| 3.2 细量化器数字编码 | 第37-42页 |
| 3.2.1 编码流程 | 第37-38页 |
| 3.2.2 异或门电路 | 第38-40页 |
| 3.2.3 泡沫码纠错电路 | 第40-41页 |
| 3.2.4 OR-ROM 编码电路 | 第41-42页 |
| 3.3 数字输出电路 | 第42-49页 |
| 3.3.1 高低位同步电路 | 第42-45页 |
| 3.3.2 解复用器 Demux 设计 | 第45-48页 |
| 3.3.3 输出 LVDS 接口 | 第48-49页 |
| 3.4 数字电路联合仿真 | 第49-51页 |
| 3.5 本章小结 | 第51-53页 |
| 第四章 版图设计和测试结果 | 第53-59页 |
| 4.1 版图设计 | 第53-54页 |
| 4.2 比较器测试 | 第54-56页 |
| 4.3 ADC 测试 | 第56-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 论文总结 | 第59页 |
| 5.2 研究展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 攻读硕士期间的研究成果和参加的科研项目 | 第67-68页 |
