DDS系统的杂散分析及对策研究
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-7页 |
| 1 绪论 | 第7-13页 |
| ·频率合成技术简介 | 第7页 |
| ·直接频率合成技术概况 | 第7-12页 |
| ·直接数字频率合成技术的特点 | 第8-9页 |
| ·直接数字频率合成技术的发展现状 | 第9-12页 |
| ·论文研究内容及章节安排 | 第12-13页 |
| 2 频率合成技术的理论基础 | 第13-22页 |
| ·直接模拟频率合成 | 第13-14页 |
| ·间接频率合成 | 第14-16页 |
| ·直接数字频率合成 | 第16-20页 |
| ·频率合成器的技术指标 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 3 DDS 杂散分析 | 第22-36页 |
| ·DDS 的数学模型 | 第22-25页 |
| ·DDS 的理想输出频谱特性 | 第25-27页 |
| ·DDS 的实际输出频谱特性 | 第27-35页 |
| ·相位截断误差 | 第28-33页 |
| ·幅度量化误差 | 第33-34页 |
| ·DAC 的转换误差 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 4 降低DDS 杂散的对策 | 第36-50页 |
| ·累加器模块 | 第36-42页 |
| ·ROM 模块 | 第42-47页 |
| ·DAC 模块 | 第47-48页 |
| ·LPF 模块 | 第48页 |
| ·本章小结 | 第48-50页 |
| 5 DDS 仿真验证 | 第50-58页 |
| ·FPGA 及开发环境简介 | 第50-52页 |
| ·Verilog HDL 简介 | 第51-52页 |
| ·FPGA 设计流程 | 第52页 |
| ·DDS 仿真验证 | 第52-56页 |
| ·输出最小频率仿真验证 | 第53页 |
| ·输出最大频率仿真验证 | 第53-55页 |
| ·输出一般值仿真验证 | 第55-56页 |
| ·DDS 逻辑综合 | 第56-58页 |
| 6 结论 | 第58-59页 |
| ·总结 | 第58页 |
| ·展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 附录 | 第63-64页 |
