| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 课题研究的背景及意义 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 主要研究内容 | 第13-14页 |
| 1.4 文章结构 | 第14-15页 |
| 第2章 协议与接口结构 | 第15-26页 |
| 2.1 引言 | 第15页 |
| 2.2 物理层 | 第15-20页 |
| 2.2.1 物理层位编码 | 第15页 |
| 2.2.2 收发控制 | 第15页 |
| 2.2.3 物理层帧结构 | 第15-16页 |
| 2.2.4 线缆 | 第16-18页 |
| 2.2.5 RS485 的相关特性及外围电路连接图 | 第18-19页 |
| 2.2.6 M-LVDS传输芯片相关特性及外围电路 | 第19-20页 |
| 2.3 数据链路层 | 第20-23页 |
| 2.3.1 链路层编码方式 | 第20-21页 |
| 2.3.2 链路层的帧格式 | 第21-23页 |
| 2.4 标准化总线接口的总体结构 | 第23-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 模块化设计 | 第26-50页 |
| 3.1 引言 | 第26页 |
| 3.2 时钟模块设计 | 第26-27页 |
| 3.3 发送模块 | 第27-38页 |
| 3.3.1 组帧模块设计 | 第27-31页 |
| 3.3.2 编码模块设计 | 第31-34页 |
| 3.3.3 发送子模块设计 | 第34-38页 |
| 3.4 接收模块 | 第38-49页 |
| 3.4.1 接收子模块设计 | 第38-41页 |
| 3.4.2 解码模块 | 第41-44页 |
| 3.4.3 解帧模块 | 第44-49页 |
| 3.5 本章小结 | 第49-50页 |
| 第4章 高速通信时钟数据恢复 | 第50-61页 |
| 4.1 引言 | 第50页 |
| 4.2 时钟数据恢复的方法 | 第50-53页 |
| 4.2.1 闭环结构 | 第50-51页 |
| 4.2.2 开环结构 | 第51-53页 |
| 4.3 数字时钟管理模块 | 第53-56页 |
| 4.3.1 PLL的基本原理 | 第53-54页 |
| 4.3.2 DLL的基本原理 | 第54-56页 |
| 4.4 时钟数据恢复实现 | 第56-60页 |
| 4.4.1 设计方案 | 第56-58页 |
| 4.4.2 FPGA实现 | 第58-60页 |
| 4.5 本章小结 | 第60-61页 |
| 第5章 标准化接口实验 | 第61-67页 |
| 5.1 实验条件 | 第61-63页 |
| 5.2 系统测试 | 第63-66页 |
| 5.3 本章小结 | 第66-67页 |
| 总结 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72页 |