| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 縮略词表 | 第13-14页 |
| 第一章 绪论 | 第14-22页 |
| 1.1 研究背景和意义 | 第14-16页 |
| 1.2 SAR ADC的研究现状 | 第16-21页 |
| 1.2.1 高精度SAR ADC | 第16-18页 |
| 1.2.2 高速SAR ADC | 第18-20页 |
| 1.2.3 低功耗SAR ADC | 第20-21页 |
| 1.3 本论文结构安排 | 第21-22页 |
| 第二章 SAR ADC的工作原理与设计 | 第22-40页 |
| 2.1 SAR ADC的工作原理 | 第22-23页 |
| 2.2 电容阵列 | 第23-31页 |
| 2.2.1 传统型和改进型电容阵列 | 第24-26页 |
| 2.2.2 分裂式电容阵列 | 第26-27页 |
| 2.2.3 能量节省型电容阵列 | 第27-28页 |
| 2.2.4 三电平型电容阵列 | 第28-29页 |
| 2.2.5 单调型电容阵列 | 第29-30页 |
| 2.2.6 合并电容型电容阵列 | 第30-31页 |
| 2.3 开关技术 | 第31-38页 |
| 2.3.1 常规开关 | 第32-33页 |
| 2.3.2 栅压自举开关 | 第33-35页 |
| 2.3.3 时钟电压倍增技术 | 第35-37页 |
| 2.3.4 超级关断型开关 | 第37-38页 |
| 2.3.5 模拟T型开关 | 第38页 |
| 2.4 本章小结 | 第38-40页 |
| 第三章 0.5V电压下精度速度可调的SAR ADC的设计与实现 | 第40-70页 |
| 3.1 0.5V SAR ADC的系统设计 | 第40-41页 |
| 3.2 电容阵列的设计 | 第41-50页 |
| 3.2.1 合并电容型电容阵列 | 第41-42页 |
| 3.2.2 合并电容型电容阵列的非线性分析 | 第42-47页 |
| 3.2.3 分段式电容阵列的非线性分析 | 第47-50页 |
| 3.3 超低电压下开关的设计 | 第50-55页 |
| 3.3.1 超低漏电流的采样开关 | 第50-53页 |
| 3.3.2 精度调节开关 | 第53-55页 |
| 3.4 比较器的设计 | 第55-59页 |
| 3.4.1 比较器失调电压的分析与仿真 | 第56-58页 |
| 3.4.2 比较器噪声的分析与仿真 | 第58-59页 |
| 3.5 ADC的版图和后仿结果 | 第59-62页 |
| 3.5.1 版图设计 | 第59-61页 |
| 3.5.2 后仿结果 | 第61-62页 |
| 3.6 芯片测试结果 | 第62-69页 |
| 3.6.1 静态性能测试 | 第63-64页 |
| 3.6.2 动态性能测试 | 第64-67页 |
| 3.6.3 ADC的功耗测试 | 第67-69页 |
| 3.7 本章小结 | 第69-70页 |
| 第四章 0.5V 12比特自校准SAR ADC的设计与实现 | 第70-87页 |
| 4.1 自校准SAR ADC的系统结构 | 第70-71页 |
| 4.2 电容阵列的设计 | 第71-73页 |
| 4.3 自校准SAR ADC的行为建模和参数选定 | 第73-80页 |
| 4.3.1 自校准ADC的行为建模 | 第74-78页 |
| 4.3.2 子模块电路的参数选定 | 第78-80页 |
| 4.4 子模块电路的设计 | 第80-83页 |
| 4.4.1 超低漏电流的采样开关 | 第80页 |
| 4.4.2 比较器的设计 | 第80-81页 |
| 4.4.3 采样开关注入电荷的消除 | 第81-82页 |
| 4.4.4 静态存储器 | 第82-83页 |
| 4.5 版图和仿真结果 | 第83-85页 |
| 4.5.1 ADC的版图 | 第83-84页 |
| 4.5.2 仿真结果 | 第84-85页 |
| 4.6 本章小结 | 第85-87页 |
| 第五章 总结与展望 | 第87-89页 |
| 5.1 工作总结 | 第87页 |
| 5.2 展望 | 第87-89页 |
| 致谢 | 第89-91页 |
| 参考文献 | 第91-96页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第96页 |