红外成像非均匀性校正算法及其FPGA实现研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 国内外研究现状和发展趋势 | 第16-18页 |
| 1.3 本文研究内容和安排 | 第18-21页 |
| 第二章 基于神经网络的校正算法 | 第21-37页 |
| 2.1 原始神经网络校正算法 | 第21-26页 |
| 2.1.1 算法原理 | 第21-24页 |
| 2.1.2 算法分析 | 第24-26页 |
| 2.2 改进的神经网络校正算法 | 第26-30页 |
| 2.2.1 引导滤波 | 第26-28页 |
| 2.2.2 投影法运动估计 | 第28-29页 |
| 2.2.3 改进的神经网络校正算法 | 第29-30页 |
| 2.3 算法仿真和分析 | 第30-35页 |
| 2.3.1 仿真序列 | 第30-31页 |
| 2.3.2 评价标准 | 第31-33页 |
| 2.3.3 仿真结果与分析 | 第33-35页 |
| 2.4 本章小结 | 第35-37页 |
| 第三章 算法实现的硬件平台 | 第37-49页 |
| 3.1 系统硬件框图和信号流程 | 第37-41页 |
| 3.1.1 系统硬件结构框图 | 第37-38页 |
| 3.1.2 系统信号流程 | 第38-41页 |
| 3.2 FPGA选型及其结构和资源 | 第41-45页 |
| 3.2.1 FPGA选型 | 第41-43页 |
| 3.2.2 FPGA结构和资源 | 第43-45页 |
| 3.3 视频输入输出接口 | 第45-47页 |
| 3.3.1 视频输入接口 | 第45-46页 |
| 3.3.2 视频输出接口 | 第46-47页 |
| 3.4 外部存储 | 第47-48页 |
| 3.5 本章小结 | 第48-49页 |
| 第四章 基于FPGA的校正算法实现 | 第49-59页 |
| 4.1 FPGA设计基础 | 第49-52页 |
| 4.1.1 FPGA设计流程 | 第49-50页 |
| 4.1.2 数据类型和运算精度 | 第50-51页 |
| 4.1.3 IP核的使用 | 第51-52页 |
| 4.2 FPGA顶层设计和数据流向 | 第52-54页 |
| 4.3 校正算法的实现 | 第54-58页 |
| 4.3.1 校正模块 | 第54页 |
| 4.3.2 引导滤波模块 | 第54-56页 |
| 4.3.3 新参数计算模块 | 第56-57页 |
| 4.3.4 运动估计模块和参数选择更新 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 系统的仿真测试及分析 | 第59-69页 |
| 5.1 HDL代码功能仿真 | 第59-62页 |
| 5.1.1 基于Modelsim的仿真激励设计 | 第59-60页 |
| 5.1.2 仿真输出分析 | 第60-62页 |
| 5.2 系统测试及结果 | 第62-64页 |
| 5.2.1 测试平台搭建 | 第62-63页 |
| 5.2.2 测试结果和分析 | 第63-64页 |
| 5.3 系统性能分析 | 第64-67页 |
| 5.3.1 FPGA资源占用分析 | 第64-66页 |
| 5.3.2 系统运算速度分析 | 第66-67页 |
| 5.4 本章小结 | 第67-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 6.1 总结 | 第69页 |
| 6.2 展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-79页 |
