| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 本设计的研究背景及意义 | 第7页 |
| 1.2 国内外设计状况 | 第7-8页 |
| 1.3 设计方案主要工作和创新点 | 第8-11页 |
| 1.3.1 设计方案工作概述 | 第8页 |
| 1.3.2 本文特点及开发方案创新点 | 第8-11页 |
| 第二章 ZYNQ-7000全可编程开发平台 | 第11-21页 |
| 2.1 引言 | 第11页 |
| 2.2 ZYNQ-7000全可编程平台 | 第11-16页 |
| 2.2.1 ZYNQ-7000平台发展历史 | 第11-12页 |
| 2.2.2 ZYNQ-7000工作原理 | 第12-13页 |
| 2.2.3 软硬件协同设计理念 | 第13-15页 |
| 2.2.4 ZC702开发板 | 第15-16页 |
| 2.3 ZYNQ-7000开发工具 | 第16-19页 |
| 2.3.1 开发工具特点 | 第16-17页 |
| 2.3.2 VIVADO集成开发环境 | 第17-18页 |
| 2.3.3 SDK嵌入式软件开发环境 | 第18-19页 |
| 2.4 AXI总线协议 | 第19-20页 |
| 2.5 本章小结 | 第20-21页 |
| 第三章 基于AXI总线的UART IP核 | 第21-31页 |
| 3.1 引言 | 第21页 |
| 3.2 UART串口通信协议 | 第21-23页 |
| 3.2.1 串口接口 | 第21-22页 |
| 3.2.2 UART串口协议标准 | 第22-23页 |
| 3.3 AXI UART 16550 1P核 | 第23-29页 |
| 3.3.1 IP核分类 | 第23-24页 |
| 3.3.2 AXI UART 16550 IP核详细功能 | 第24-25页 |
| 3.3.3 AXI UART 16550 IP核寄存器 | 第25-28页 |
| 3.3.4 AX1 UART 16550 IP中断信号 | 第28-29页 |
| 3.4 本章小结 | 第29-31页 |
| 第四章 UART控制器软硬件协同设计 | 第31-47页 |
| 4.1 引言 | 第31页 |
| 4.2 UART控制器整体设计思路 | 第31页 |
| 4.3 Block Design硬件电路搭建 | 第31-36页 |
| 4.4 SDK嵌入式软件驱动开发 | 第36-45页 |
| 4.5 本章小结 | 第45-47页 |
| 第五章 多串口控制器系统测试 | 第47-53页 |
| 5.1 引言 | 第47页 |
| 5.2 MODBUS协议栈 | 第47-48页 |
| 5.3 测试方案设计 | 第48-49页 |
| 5.4 多串口控制器整体运行流程 | 第49-51页 |
| 5.5 测试方案操作过程和结果分析 | 第51-53页 |
| 第六章 文章总结和展望 | 第53-55页 |
| 参考文献 | 第55-57页 |
| 致谢 | 第57页 |
