| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 目录 | 第6-8页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 Sigma-Delta ADC 的研究现状 | 第9-11页 |
| 1.2.1 Sigma-Delta ADC 的发展 | 第9-10页 |
| 1.2.2 Sigma-Delta ADC 的研究现状 | 第10-11页 |
| 1.3 本文主要研究内容和结构安排 | 第11-13页 |
| 第2章 Sigma-Delta ADC 的基本理论和结构 | 第13-27页 |
| 2.1 ADC 基本原理 | 第13-15页 |
| 2.2 过采样和噪声整形技术 | 第15-18页 |
| 2.2.1 过采样 | 第15-16页 |
| 2.2.2 噪声整形 | 第16-18页 |
| 2.3 Sigma- Delta 调制器基本原理和常用结构 | 第18-23页 |
| 2.3.1 一阶 Sigma- Delta 调制器 | 第18-20页 |
| 2.3.2 二阶 Sigma-Delta 调制器 | 第20-21页 |
| 2.3.3 高阶 Sigma-Delta 调制器 | 第21-22页 |
| 2.3.4 Sigma-Delta 调制器的稳定性 | 第22-23页 |
| 2.4 连续时间 Sigma- Delta 调制器 | 第23-25页 |
| 2.4.1 采样网络和时钟频率 | 第23-24页 |
| 2.4.2 时钟抖动 | 第24-25页 |
| 2.5 降采样滤波器 | 第25-26页 |
| 2.6 本章小结 | 第26-27页 |
| 第3章 Sigma-Delta ADC 的系统设计 | 第27-39页 |
| 3.1 调制器的性能指标和结构选择 | 第27-31页 |
| 3.1.1 结构选择 | 第27-30页 |
| 3.1.2 量化器位数 | 第30页 |
| 3.1.3 过采样率和阶数 | 第30-31页 |
| 3.2 连续时间 Sigma- Delta 调制器的系统级设计 | 第31-33页 |
| 3.3 降采样滤波器 | 第33-38页 |
| 3.3.1 CIC 滤波器设计 | 第33-35页 |
| 3.3.2 补偿滤波器设计 | 第35-36页 |
| 3.3.3 半带滤波器设计 | 第36-37页 |
| 3.3.4 降采样滤波器的整体仿真 | 第37-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第4章 Sigma-Delta ADC 的硬件设计 | 第39-49页 |
| 4.1 Sigma-Delta ADC 的硬件结构 | 第39-47页 |
| 4.1.1 电源模块 | 第40-41页 |
| 4.1.2 单端输入转差分输出电路 | 第41-42页 |
| 4.1.3 求和电路 | 第42页 |
| 4.1.4 积分电路 | 第42-43页 |
| 4.1.5 高速比较电路 | 第43-44页 |
| 4.1.6 反馈电路 | 第44-45页 |
| 4.1.7 降采样滤波器模块 | 第45-47页 |
| 4.1.8 串口模块 | 第47页 |
| 4.2 Sigma-Delta 调制器电路仿真 | 第47-48页 |
| 4.3 本章小结 | 第48-49页 |
| 第5章 降采样滤波器的 FPGA 实现 | 第49-62页 |
| 5.1 降采样滤波器 FPGA 实现的结构框架 | 第49-57页 |
| 5.1.1 CIC 滤波器模块 | 第50-52页 |
| 5.1.2 补偿滤波器模块 | 第52-54页 |
| 5.1.3 半带滤波器模块 | 第54-55页 |
| 5.1.4 异步 FIFO | 第55-56页 |
| 5.1.5 RS-232 模块 | 第56-57页 |
| 5.3 系统仿真与测试 | 第57-61页 |
| 5.4 本章小结 | 第61-62页 |
| 结论 | 第62-63页 |
| 参考文献 | 第63-68页 |
| 致谢 | 第68页 |
