| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 国内外相关技术发展历史与现状 | 第9-10页 |
| 1.3 本课题研究的目的及意义 | 第10-11页 |
| 1.4 本文主要研究内容及安排 | 第11-13页 |
| 第2章 快速傅里叶变换算法综述 | 第13-25页 |
| 2.1 引言 | 第13页 |
| 2.2 离散傅里叶变换和快速傅里叶变换原理 | 第13-21页 |
| 2.2.1 基-2FFT算法原理 | 第14-16页 |
| 2.2.2 基-4FFT的算法原理 | 第16-18页 |
| 2.2.3 分裂基FFT算法原理 | 第18-20页 |
| 2.2.4 混合基实现的FFT算法 | 第20-21页 |
| 2.3 快速傅里叶变换处理器的硬件结构 | 第21-24页 |
| 2.3.1 基于存储器结构的FFT处理器 | 第21-22页 |
| 2.3.2 阵列结构的FFT处理器 | 第22-23页 |
| 2.3.3 流水线结构的FFT处理器 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 基于SSE指令集的FFT算法的软件设计 | 第25-35页 |
| 3.1 SSE指令集介绍 | 第25-28页 |
| 3.2 基于SSE指令集的FFT算法的优化 | 第28-34页 |
| 3.2.1 2、4 和 8 点蝶形单元的优化 | 第29-31页 |
| 3.2.2 大于等于 32 点FFT算法的优化 | 第31-33页 |
| 3.2.3 FFT预处理的优化 | 第33-34页 |
| 3.2.4 性能比较 | 第34页 |
| 3.3 本章小结 | 第34-35页 |
| 第4章 并行流水线结构FFT IP核的设计与FPGA实现 | 第35-47页 |
| 4.1 FFT IP核的整体结构 | 第35-36页 |
| 4.2 流水线Butterfly PE结构的设计 | 第36-39页 |
| 4.3 复数乘法器的设计 | 第39-41页 |
| 4.3.1 常系数乘法器的设计 | 第39-40页 |
| 4.3.2 一般复数乘法器的设计 | 第40-41页 |
| 4.4 ROM旋转因子对称性设计 | 第41-42页 |
| 4.5 并行流水线FFT IP核的FPGA实现 | 第42-44页 |
| 4.5.1 FPGA硬件实现平台的设计 | 第42-44页 |
| 4.5.2 FFT IP 核的UART接口 | 第44页 |
| 4.6 FFT IP核的性能分析 | 第44-46页 |
| 4.6.1 ISE综合结果分析 | 第44-45页 |
| 4.6.2 FFT IP核的运算速度分析 | 第45-46页 |
| 4.7 本章小结 | 第46-47页 |
| 结论 | 第47-48页 |
| 参考文献 | 第48-53页 |
| 攻读硕士学位期间发表的学术论文 | 第53-55页 |
| 致谢 | 第55页 |