| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第12-14页 |
| 1.1 密码学简介 | 第12页 |
| 1.2 密码学的发展 | 第12页 |
| 1.3 研究的必要性 | 第12-13页 |
| 1.4 本文内容 | 第13-14页 |
| 第2章 密码学基础和DES 加密标准 | 第14-27页 |
| 2.1 密码学概论 | 第14-18页 |
| 2.1.1 密码学基本概念 | 第14-15页 |
| 2.1.1.1 密码学的作用 | 第14页 |
| 2.1.1.2 算法和密钥 | 第14-15页 |
| 2.1.2 密码算法的分类 | 第15-17页 |
| 2.1.2.1 序列密码 | 第15-16页 |
| 2.1.2.2 分组密码 | 第16页 |
| 2.1.2.3 公共密钥密码 | 第16-17页 |
| 2.1.3 密码算法的安全性 | 第17-18页 |
| 2.1.3.1 密码分析 | 第17页 |
| 2.1.3.2 算法的安全性 | 第17-18页 |
| 2.2 密码算法的实现方法 | 第18-19页 |
| 2.2.1 软件加密 | 第18页 |
| 2.2.2 硬件加密 | 第18-19页 |
| 2.3 DES 数据加密标准 | 第19-27页 |
| 2.3.1 DES 加密 | 第19-24页 |
| 2.3.1.1 初始置换 | 第20-21页 |
| 2.3.1.2 单轮变换的详细过程 | 第21-23页 |
| 2.3.1.3 密钥产生 | 第23-24页 |
| 2.3.2 DES 解密 | 第24页 |
| 2.3.3 DES 的设计原理 | 第24-25页 |
| 2.3.3.1 S 盒的设计准则 | 第25页 |
| 2.3.3.2 置换P 的准则如下 | 第25页 |
| 2.3.4 3DES 算法 | 第25-27页 |
| 第3章 差分功耗攻击 | 第27-36页 |
| 3.1 CMOS 电路的功耗特性及功耗模型 | 第27-28页 |
| 3.1.1 CMOS 的功耗特性 | 第27页 |
| 3.1.2 CMOS 功耗模型 | 第27-28页 |
| 3.2 功耗分析基础 | 第28-33页 |
| 3.2.1 简单功耗攻击（SPA） | 第29-30页 |
| 3.2.2 差分功耗攻击DPA | 第30-33页 |
| 3.2.2.1 DPA 概述 | 第30-31页 |
| 3.2.2.2 DPA 攻击流程 | 第31页 |
| 3.2.2.3 DPA 的特点 | 第31-33页 |
| 3.3 DPA 针对DES 的攻击 | 第33-36页 |
| 3.3.1 攻击步骤 | 第33-34页 |
| 3.3.2 攻击实例 | 第34-36页 |
| 第4章 差分功耗攻击的防范技术 | 第36-43页 |
| 4.1 增加噪音技术 | 第36页 |
| 4.2 乱序技术 | 第36页 |
| 4.3 异步电路技术 | 第36-37页 |
| 4.4 冗余编码技术 | 第37页 |
| 4.5 MASK 技术 | 第37-43页 |
| 4.5.1 Mask 的原理 | 第37页 |
| 4.5.2 Mask 的实现 | 第37-41页 |
| 4.5.2.1 冗余通道技术 | 第38-40页 |
| 4.5.2.2 Mask 技术 | 第40-41页 |
| 4.5.3 Mask 的证明 | 第41-43页 |
| 第5章 DES 优化设计 | 第43-71页 |
| 5.1 集成电路(IC)的流行设计方法 | 第43-45页 |
| 5.1.1 自下而上的设计方法 | 第43页 |
| 5.1.2 自顶向下的设计方法 | 第43-45页 |
| 5.1.3 综合设计方法 | 第45页 |
| 5.2 DES 引擎设计 | 第45-52页 |
| 5.2.1 设计思想 | 第45-47页 |
| 5.2.1.1 数据通道 | 第46页 |
| 5.2.1.2 密钥通道 | 第46-47页 |
| 5.2.1.3 Mask 通道 | 第47页 |
| 5.2.2 密钥的生成 | 第47-49页 |
| 5.2.3 抗DPA 的DES 设计 | 第49-51页 |
| 5.2.4 S 盒的优化 | 第51-52页 |
| 5.3 加密硬件接口 | 第52-55页 |
| 5.3.1 制约网络通讯性能的因数 | 第52-53页 |
| 5.3.2 当前的接口以及其不利因素 | 第53-54页 |
| 5.3.3 解决方法 | 第54-55页 |
| 5.3.3.1 端对端方式 | 第54页 |
| 5.3.3.2 DMA 方式 | 第54-55页 |
| 5.3.3.3 两种方法的结合 | 第55页 |
| 5.4 DES 接口设计 | 第55-59页 |
| 5.4.1 输入缓冲区 | 第56页 |
| 5.4.2 输出缓冲区 | 第56-59页 |
| 5.4.2.1 软拷贝模式 | 第56页 |
| 5.4.2.2 DMA 模式 | 第56页 |
| 5.4.2.3 本设计采用的方法 | 第56-59页 |
| 5.5 AHB 总线接口 | 第59-71页 |
| 5.5.1 AHB 总线简介 | 第59-60页 |
| 5.5.2 AHB 总线系统互连结构 | 第60-61页 |
| 5.5.3 AHB 信号描述 | 第61-62页 |
| 5.5.3.1 AHB 全局信号 | 第61页 |
| 5.5.3.2 AHB 仲裁信号 | 第61页 |
| 5.5.3.3 AHB 控制信号 | 第61页 |
| 5.5.3.4 AHB 传输响应（Response）信号 | 第61-62页 |
| 5.5.3.5 AHB 数据总线 | 第62页 |
| 5.5.3.6 AHB SPLIT 能力信号 | 第62页 |
| 5.5.4 AHB 基本传输 | 第62-64页 |
| 5.5.5 AHB 传输类型 | 第64-65页 |
| 5.5.6 AHB 猝发操作 | 第65-66页 |
| 5.5.7 AHB 传输响应 | 第66-68页 |
| 5.5.7.1 传输响应类型 | 第66-67页 |
| 5.5.7.2 两个周期的响应 | 第67-68页 |
| 5.5.7.3 分裂（SPLIT）与重试（RETRY）比较 | 第68页 |
| 5.5.8 AHB 仲裁协议 | 第68-71页 |
| 5.5.8.1 请求总线访间 | 第68-69页 |
| 5.5.8.2 授权总线访问 | 第69页 |
| 5.5.8.3 猝发传输提前终止 | 第69-70页 |
| 5.5.8.4 锁定传输 | 第70-71页 |
| 第6章 仿真和验证 | 第71-80页 |
| 6.1 设计的正确性验证 | 第71-72页 |
| 6.2 设计的安全性验证 | 第72-80页 |
| 6.2.1 实验环境的搭建 | 第72-73页 |
| 6.2.1.1 CUT 模块 | 第73页 |
| 6.2.1.2 示波器模块 | 第73页 |
| 6.2.1.3 PC 模块 | 第73页 |
| 6.2.2 示波器采集原理 | 第73-75页 |
| 6.2.3 波形采集 | 第75-76页 |
| 6.2.3.1 设置示波器 | 第75页 |
| 6.2.3.2 读取数据 | 第75页 |
| 6.2.3.3 数据计算 | 第75-76页 |
| 6.2.4 攻击流程 | 第76-77页 |
| 6.2.5 实验结果与分析 | 第77-80页 |
| 第7章 总结与展望 | 第80-82页 |
| 参考书目 | 第82-84页 |
| 附录 测试向量 | 第84-90页 |
| 致谢 | 第90-91页 |
| 攻读学位期间发表论文 | 第91页 |