| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 论文背景 | 第8-9页 |
| 1.2 可配序列的快速非信令综合测试 | 第9页 |
| 1.3 论文研究内容和安排 | 第9-10页 |
| 1.4 本章小结 | 第10-11页 |
| 第二章 可配序列的快速非信令综合测试的平台概述 | 第11-14页 |
| 2.1 LTE系统模拟平台的硬件组成 | 第11-13页 |
| 2.1.1 硬件架构 | 第11-12页 |
| 2.1.2 DSP芯片应用概述 | 第12-13页 |
| 2.2 软件编程环境 | 第13页 |
| 2.3 本章小结 | 第13-14页 |
| 第三章 可配序列的快速非信令综合测试流程设计 | 第14-22页 |
| 3.1 整体流程设计 | 第14-16页 |
| 3.2 序列切换模块 | 第16-19页 |
| 3.2.1 序列切换模块的软件实现 | 第16-18页 |
| 3.2.2 序列切换模块的硬件实现 | 第18-19页 |
| 3.3 序列原语解析模块 | 第19-21页 |
| 3.4 本章小结 | 第21-22页 |
| 第四章 可配序列快速非信令综合测试的下行链路实现 | 第22-39页 |
| 4.1 下行链路中调度的物理层信道 | 第22-29页 |
| 4.1.1 物理广播信道——PBCH | 第22-23页 |
| 4.1.2 利用PBCH及相关信道实现下行同步过程的原理 | 第23-25页 |
| 4.1.3 物理层下行控制信PDCCH | 第25-26页 |
| 4.1.4 物理下行控制信道中多个PDCCH的资源分配 | 第26-27页 |
| 4.1.5 物理层下行共享信道——PDSCH | 第27-29页 |
| 4.2 物理层各信道对应的接口设计 | 第29-32页 |
| 4.3 非信令测试的下行同步特点 | 第32-33页 |
| 4.3.1 下行与上行同步的特殊需求 | 第33页 |
| 4.4 下行链路的各信道调度 | 第33-34页 |
| 4.5 下行链路的检测 | 第34-38页 |
| 4.5.1 单序列的下行链路测试情况 | 第35-36页 |
| 4.5.2 多序列快速非信令综合测试的结果 | 第36-38页 |
| 4.6 本章小结 | 第38-39页 |
| 第五章 可配序列快速非信令综合测试的上行链路实现 | 第39-50页 |
| 5.1 终端上行同步的捕捉 | 第39-44页 |
| 5.1.1 噪底检测 | 第39-40页 |
| 5.1.2 门限值计算 | 第40页 |
| 5.1.3 边沿检测 | 第40-44页 |
| 5.1.4 子帧号确认 | 第44页 |
| 5.2 非信令测试的上行链路的数据收集与上报 | 第44-46页 |
| 5.2.1 数据的收集和上报方式 | 第45页 |
| 5.2.2 上行链路数据或者功率上报时机 | 第45-46页 |
| 5.3 中途停止流程 | 第46页 |
| 5.4 上行链路的测试结果 | 第46-49页 |
| 5.5 本章小结 | 第49-50页 |
| 第六章 总结与展望 | 第50-52页 |
| 6.1 论文工作总结 | 第50-51页 |
| 6.2 未来展望 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 致谢 | 第54页 |