基于TI C6678多核处理器的HEVC视频解码软件设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-25页 |
| 1.1 课题研究背景和意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-22页 |
| 1.2.1 视频编码技术的发展和现状 | 第11-12页 |
| 1.2.2 HEVC编码关键技术介绍 | 第12-20页 |
| 1.2.3 HEVC解码软件的硬件处理平台 | 第20-22页 |
| 1.3 本文主要研究内容 | 第22-23页 |
| 1.4 本文结构安排 | 第23-25页 |
| 第2章 算法软件开发基础 | 第25-32页 |
| 2.1 需求分析 | 第25-26页 |
| 2.1.1 功能需求 | 第25-26页 |
| 2.1.2 资源与性能需求 | 第26页 |
| 2.2 硬件平台概述 | 第26-30页 |
| 2.2.1 C6678多核处理器 | 第26-28页 |
| 2.2.2 硬件开发平台 | 第28-29页 |
| 2.2.3 CCS集成开发环境 | 第29-30页 |
| 2.3 软件总体设计 | 第30-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第3章 单核视频解码优化实现 | 第32-51页 |
| 3.1 PC机平台的软件仿真 | 第32-35页 |
| 3.1.1 基础软件框架选择 | 第32页 |
| 3.1.2 仿真软件搭建 | 第32-33页 |
| 3.1.3 软件仿真实现 | 第33-35页 |
| 3.2 HEVC解码软件的移植 | 第35-39页 |
| 3.2.1 C6678内存配置 | 第35-37页 |
| 3.2.2 HEVC解码软件移植 | 第37-39页 |
| 3.3 SYS/BIOS配置及JTAG烧写 | 第39-43页 |
| 3.3.1 SYS/BIOS简介 | 第39页 |
| 3.3.2 SYS/BIOS配置 | 第39-41页 |
| 3.3.3 SYS/BIOS启动 | 第41页 |
| 3.3.4 JTAG下载程序 | 第41-43页 |
| 3.4 代码及线性汇编优化 | 第43-47页 |
| 3.4.1 代码优化 | 第43-44页 |
| 3.4.2 线性汇编简介 | 第44-45页 |
| 3.4.3 线性汇编优化 | 第45-47页 |
| 3.5 单核HEVC解码性能测试 | 第47-50页 |
| 3.5.1 测试条件 | 第47-48页 |
| 3.5.2 结果分析 | 第48-50页 |
| 3.6 本章小结 | 第50-51页 |
| 第4章 多核视频解码优化实现 | 第51-63页 |
| 4.1 HEVC解码软件模块划分 | 第51-54页 |
| 4.1.1 HEVC解码功能划分总体分析 | 第51页 |
| 4.1.2 头信息解析模块 | 第51-53页 |
| 4.1.3 HEVC重建及滤波模块 | 第53-54页 |
| 4.1.4 HEVC视频存储模块 | 第54页 |
| 4.2 软件多核并行 | 第54-58页 |
| 4.2.1 多核软件架构 | 第54-57页 |
| 4.2.2 多核间IPC通信 | 第57-58页 |
| 4.3 数据流优化实现 | 第58-61页 |
| 4.3.1 DMA优化介绍 | 第58-59页 |
| 4.3.2 EDMA优化 | 第59-61页 |
| 4.4 多核解码性能测试 | 第61-62页 |
| 4.4.1 测试条件 | 第61页 |
| 4.4.2 结果分析 | 第61-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第5章 总结与展望 | 第63-65页 |
| 5.1 研究工作总结 | 第63页 |
| 5.2 展望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 致谢 | 第68-69页 |
| 攻读学位期间参加的科研项目和成果 | 第69页 |
