| 摘要 | 第14-16页 |
| ABSTRACT | 第16-17页 |
| 第一章 绪论 | 第18-39页 |
| 1.1 研究背景与意义 | 第18-29页 |
| 1.1.1 下行导航信号链路面临的多址干扰问题 | 第19-22页 |
| 1.1.2 上行注入信号链路面临的多址干扰问题 | 第22页 |
| 1.1.3 北斗系统站间时间同步/数据传输链路面临的多址干扰问题 | 第22-24页 |
| 1.1.4 北斗RDSS系统面临的多址干扰问题 | 第24-26页 |
| 1.1.5 时延自校信号引起的多址干扰问题 | 第26-27页 |
| 1.1.6 选题依据及研究意义 | 第27-29页 |
| 1.2 研究现状与发展趋势 | 第29-35页 |
| 1.2.1 多址干扰抑制技术分类及其适用领域 | 第29-31页 |
| 1.2.2 多址干扰对导航系统性能影响分析及其评估准则 | 第31页 |
| 1.2.3 伪码测距多址干扰抑制技术现状 | 第31-34页 |
| 1.2.4 测量与通信一体化系统高频谱效率信号体制优化设计 | 第34-35页 |
| 1.3 论文主要工作与创新点 | 第35-39页 |
| 1.3.1 论文主要创新点 | 第35-36页 |
| 1.3.2 论文章节安排 | 第36-39页 |
| 第二章 多址干扰对导航系统性能影响分析及其评估准则 | 第39-73页 |
| 2.1 引言 | 第39-40页 |
| 2.2 周期码扩频信号特性分析 | 第40-46页 |
| 2.2.1 周期码扩频信号互相关特性分析 | 第40-43页 |
| 2.2.2 周期码扩频信号功率谱特性分析 | 第43-46页 |
| 2.3 多址干扰对导航接收机性能影响分析 | 第46-57页 |
| 2.3.1 多址干扰对伪码跟踪精度影响 | 第46-47页 |
| 2.3.2 多址干扰对伪码跟踪零值影响 | 第47-49页 |
| 2.3.3 多址干扰下伪码跟踪性能评估指标 | 第49-51页 |
| 2.3.4 周期码扩频信号频谱隔离度与码跟踪频谱灵敏度 | 第51-57页 |
| 2.4 多址干扰对导航接收机性能影响仿真 | 第57-69页 |
| 2.4.1 多用户软件接收机仿真平台 | 第57-58页 |
| 2.4.2 周期码扩频信号频谱隔离度理论结果仿真验证 | 第58-62页 |
| 2.4.3 多址和期望信号各种参数下的伪码跟踪误差仿真 | 第62-69页 |
| 2.5 最小多址干扰影响下时延自校信号自适应频偏补偿 | 第69-72页 |
| 2.6 本章小结 | 第72-73页 |
| 第三章 带限信道下伪码测距多址干扰对消技术优化设计 | 第73-105页 |
| 3.1 引言 | 第73页 |
| 3.2 带限信道测距误差最小下的最优伪码速率与信道带宽比 | 第73-83页 |
| 3.2.1 带限信道分析模型 | 第73-74页 |
| 3.2.2 带限信道码存在多址干扰下的跟踪精度 | 第74-75页 |
| 3.2.3 理想低通滤波器下的最优伪码速率与信道带宽比 | 第75-79页 |
| 3.2.4 典型非理想滤波器下的最优伪码速率与信道带宽比 | 第79-82页 |
| 3.2.5 小结 | 第82-83页 |
| 3.3 伪码测距多址干扰对消技术性能仿真分析 | 第83-99页 |
| 3.3.1 采用并行干扰对消的伪码跟踪环性能分析 | 第83-88页 |
| 3.3.2 子空间投影干扰对消伪码跟踪环性能分析 | 第88-89页 |
| 3.3.3 并行解相关延迟锁定环性能分析 | 第89-91页 |
| 3.3.4 多址干扰对消技术性能仿真分析 | 第91-99页 |
| 3.4 带限信道下干扰对消码跟踪环优化设计 | 第99-104页 |
| 3.4.1 带限信道下干扰对消误差分析 | 第99-101页 |
| 3.4.2 带限信道下干扰重构滤波匹配 | 第101-102页 |
| 3.4.3 仿真结果 | 第102-104页 |
| 3.5 本章小结 | 第104-105页 |
| 第四章 基于多相关器的伪码测距多址干扰抑制技术性能分析 | 第105-127页 |
| 4.1 引言 | 第105页 |
| 4.2 基于多相关器的多址抑制技术性能分析及优化设计 | 第105-119页 |
| 4.2.1 基于多相关器的伪码测距多址抑制技术 | 第105-107页 |
| 4.2.2 存在多址干扰时四相关器技术的伪码跟踪误差分析 | 第107-111页 |
| 4.2.3 基于多相关器的伪码跟踪方法性能仿真 | 第111-119页 |
| 4.3 两类多址抑制技术测距性能仿真及实现复杂度比较 | 第119-124页 |
| 4.3.1 两路信号下多址干扰抑制技术性能比较 | 第119-122页 |
| 4.3.2 功率平衡下多路信号DDC与PIC性能比较 | 第122-123页 |
| 4.3.3 功率不平衡下多路信号DDC与PIC性能比较 | 第123-124页 |
| 4.3.4 实现复杂度比较 | 第124页 |
| 4.4 PIC与DDC组合方法及其性能仿真 | 第124-126页 |
| 4.5 本章小结 | 第126-127页 |
| 第五章 转发式测量与通信一体化系统信号体制优化设计 | 第127-146页 |
| 5.1 引言 | 第127-128页 |
| 5.1.1 RDSS系统信号体制优化目标 | 第127页 |
| 5.1.2 站间时间同步与数据传输系统信号体制优化目标 | 第127-128页 |
| 5.2 测距精度和误码率约束下提高RDSS系统入站容量设计 | 第128-136页 |
| 5.2.1 RDSS入站信号多址干扰分析 | 第128-130页 |
| 5.2.2 降低信息速率对入站容量的影响分析 | 第130-133页 |
| 5.2.3 转发器带宽受限下利用频谱重叠分离提高RDSS入站容量 | 第133-136页 |
| 5.3 采用传统接收方式的站间时间同步与数据传输体制性能分析 | 第136-141页 |
| 5.3.1 站间链路工作点设计 | 第136-140页 |
| 5.3.2 站间多用户通信性能分析 | 第140-141页 |
| 5.3.3 站间多用户测距性能分析 | 第141页 |
| 5.4 基于接收机干扰对消的站间时间同步与数据传输新体制 | 第141-144页 |
| 5.4.1 转发器带宽确定下频谱部分分离设计 | 第142-143页 |
| 5.4.2 频谱分离前后干扰对消复杂度及性能比较 | 第143-144页 |
| 5.5 本章小结 | 第144-146页 |
| 第六章 结束语 | 第146-151页 |
| 6.1 论文工作总结 | 第146-150页 |
| 6.1.1 论文主要研究成果 | 第146-147页 |
| 6.1.2 研究成果的工程应用 | 第147-150页 |
| 6.2 下一步工作展望 | 第150-151页 |
| 致谢 | 第151-153页 |
| 参考文献 | 第153-168页 |
| 作者在学期间取得的学术和科研成果 | 第168-170页 |
