摘要 | 第3-4页 |
abstract | 第4-5页 |
注释表 | 第13-15页 |
第1章 引言 | 第15-21页 |
1.1 论文研究背景及意义 | 第15-17页 |
1.2 论文研究现状 | 第17-18页 |
1.3 论文主要研究内容 | 第18-19页 |
1.4 论文组织结构 | 第19-21页 |
第2章 LTE-A系统概述及开发平台 | 第21-39页 |
2.1 LTE-A系统的帧结构与时频结构 | 第21-23页 |
2.1.1 LTE-A系统的无线帧结构 | 第21-22页 |
2.1.2 LTE-A系统的时频资源 | 第22-23页 |
2.2 LTE-A系统关键技术 | 第23-25页 |
2.2.1 MIMO技术 | 第23-24页 |
2.2.2 OFDM技术 | 第24-25页 |
2.3 下行物理信道 | 第25-35页 |
2.3.1 物理下行控制信道概述 | 第26-28页 |
2.3.2 PDCCH发送端处理流程 | 第28-35页 |
2.4 LTE-A监听系统基带开发平台 | 第35-38页 |
2.4.1 硬件开发平台介绍 | 第35-36页 |
2.4.2 芯片选型 | 第36-37页 |
2.4.3 FPGA开发环境介绍 | 第37-38页 |
2.5 本章小结 | 第38-39页 |
第3章 LTE-A UE监听系统业务流程 | 第39-44页 |
3.1 小区搜索流程 | 第40-41页 |
3.2 随机接入流程 | 第41-42页 |
3.3 接收寻呼请求流程 | 第42-43页 |
3.4 本章小结 | 第43-44页 |
第4章 PDCCH接收链路的研究与设计 | 第44-71页 |
4.1 解资源映射 | 第45页 |
4.2 解四元符号组循环移位、交织及解调和解扰 | 第45-47页 |
4.2.1 解四元符号组循环移位和解四元符号组交织 | 第45-46页 |
4.2.2 解调和解扰 | 第46-47页 |
4.3 PDCCH盲检 | 第47-59页 |
4.3.1 PDCCH搜索空间 | 第47-50页 |
4.3.2 PDCCH盲检测算法 | 第50-57页 |
4.3.3 解速率匹配 | 第57页 |
4.3.4 Viterbi译码 | 第57-58页 |
4.3.5 解扰RNTI | 第58页 |
4.3.6 CRC校验 | 第58-59页 |
4.4 比特分离 | 第59页 |
4.5 PDCCH接收端整体链路的FPGA设计 | 第59-70页 |
4.5.1 解资源映射的FPGA设计 | 第60页 |
4.5.2 解四元符号组循环移位、交织及解调和解扰的FPGA设计 | 第60-63页 |
4.5.3 PDCCH盲检测的FPGA设计 | 第63-70页 |
4.6 比特分离的FPGA设计 | 第70页 |
4.7 本章小结 | 第70-71页 |
第5章 PDCCH接收链路各个模块实现与性能分析 | 第71-95页 |
5.1 解资源映射模块的FPGA实现 | 第72-73页 |
5.2 解四元组循环移位、交织及解调和解扰模块的FPGA实现 | 第73-79页 |
5.2.1 解四元组循环移位的FPGA实现 | 第73-74页 |
5.2.2 解四元组交织的的FPGA实现 | 第74-75页 |
5.2.3 QPSK解调的FPGA实现 | 第75-76页 |
5.2.4 解扰的FPGA实现 | 第76-79页 |
5.3 PDCCH盲检测的FPGA实现 | 第79-91页 |
5.3.1 盲检测模块的FPGA实现 | 第79-83页 |
5.3.2 解速率匹配模块的FPGA实现 | 第83-85页 |
5.3.3 Viterbi译码模块的FPGA实现 | 第85-87页 |
5.3.4 解扰RNTI的FPGA实现 | 第87-89页 |
5.3.5 CRC校验模块的FPGA实现 | 第89-91页 |
5.4 PDCCH接收链路实现的时间与性能分析 | 第91-93页 |
5.4.1 资源占用情况分析 | 第91页 |
5.4.2 时间占用情况分析 | 第91-93页 |
5.5 本章小结 | 第93-95页 |
第6章 总结与展望 | 第95-97页 |
6.1 论文工作总结 | 第95-96页 |
6.2 未来工作展望 | 第96-97页 |
参考文献 | 第97-101页 |
致谢 | 第101-102页 |
攻读硕士学位期间从事的科研工作及取得的成果 | 第102页 |