| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-21页 |
| 1.1 宽电压SRAM研究背景及意义 | 第9-14页 |
| 1.1.1 SRAM的研究意义 | 第10-11页 |
| 1.1.2 宽电压SRAM的重要性 | 第11-14页 |
| 1.2 宽电压SRAM时序控制电路的设计挑战 | 第14-18页 |
| 1.3 论文研究内容及意义 | 第18-19页 |
| 1.4 论文组织结构 | 第19-21页 |
| 第二章 SRAM时序控制电路综述 | 第21-33页 |
| 2.1 SRAM关键路径分析 | 第21-23页 |
| 2.2 传统SRAM时序控制电路 | 第23-30页 |
| 2.2.1 传统SRAM复制位线的具体设计 | 第24-25页 |
| 2.2.2 宽电压下传统SRAM复制位线的缺点 | 第25-30页 |
| 2.3 现有的抗工艺变化时序控制电路设计 | 第30-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 抗工艺变化的宽电压时序控制电路研究 | 第33-55页 |
| 3.1 2048_32 SRAM整体时序电路设计 | 第33-35页 |
| 3.2 分级复制位线设计 | 第35-38页 |
| 3.2.1 2048_32 SRAM分级位线的具体设计 | 第35-37页 |
| 3.2.2 针对位线分级的复制位线设计 | 第37-38页 |
| 3.3 抗工艺变化的局部复制位线设计 | 第38-48页 |
| 3.3.1 局部工艺变化的理论分析 | 第38-39页 |
| 3.3.2 现有的抗局部工艺变化的复制位线设计 | 第39-43页 |
| 3.3.3 抗局部工艺变化的并行局部复制位线设计 | 第43-46页 |
| 3.3.4 三种抗工艺变化的复制位线电路比较 | 第46-48页 |
| 3.4 基于BIST测试的分级复制位线设计 | 第48-53页 |
| 3.5 本章小结 | 第53-55页 |
| 第四章 SRAM测试及结果 | 第55-61页 |
| 4.1 2048_32 SRAM测试方案及测试环境 | 第55-58页 |
| 4.1.1 2048_32 SRAM测试方案 | 第55-57页 |
| 4.1.2 2048_32 SRAM测试环境 | 第57-58页 |
| 4.2 测试结果分析及比较 | 第58-60页 |
| 4.3 本章小结 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 5.1 总结 | 第61页 |
| 5.2 展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |