基于OpenRISC1200 32位CPU的miniSoC系统设计和软硬件验证
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-14页 |
| ·开源 OPENRISC 处理器简介 | 第11-12页 |
| ·论文课题的背景和意义 | 第12-13页 |
| ·本文所做的工作 | 第13-14页 |
| 第二章 计算机体系结构概述 | 第14-22页 |
| ·计算机体系结构概述 | 第14页 |
| ·成本、价格及发展趋势 | 第14-15页 |
| ·评价和报告计算机的性能 | 第15-19页 |
| ·计算机设计的量化准则 | 第19-22页 |
| 第三章 开源处理器 OPENRISC 架构 | 第22-33页 |
| ·OPENRISC 概述 | 第22-27页 |
| ·地址与寻址 | 第22-23页 |
| ·位和字节次序 | 第23-24页 |
| ·寄存器 | 第24页 |
| ·指令集与指令格式 | 第24-25页 |
| ·异常处理 | 第25页 |
| ·流水线 | 第25-27页 |
| ·OR1200 架构 | 第27-33页 |
| ·CPU | 第28-29页 |
| ·Cache | 第29-30页 |
| ·MMU | 第30-31页 |
| ·PIC | 第31页 |
| ·TICK 定时器 | 第31-32页 |
| ·电源管理 | 第32页 |
| ·DEBUG | 第32-33页 |
| 第四章 WISHBONE 总线解析 | 第33-47页 |
| ·概述 | 第33-34页 |
| ·支持的互连类型 | 第34-35页 |
| ·接口信号定义 | 第35-37页 |
| ·总线周期 | 第37-45页 |
| ·复位操作 | 第37-38页 |
| ·操作发起 | 第38页 |
| ·基本握手协议 | 第38-39页 |
| ·单次读周期 | 第39-40页 |
| ·单次写周期 | 第40页 |
| ·块读周期 | 第40-42页 |
| ·块写周期 | 第42-44页 |
| ·读改写周期 | 第44-45页 |
| ·地址译码 | 第45-47页 |
| 第五章 MINISOC 系统设计 | 第47-68页 |
| ·概述 | 第47-48页 |
| ·MINISOC 系统框图 | 第48页 |
| ·核心模块结构 | 第48-59页 |
| ·ALU 模块 | 第48-49页 |
| ·CFGR 模块 | 第49-50页 |
| ·CTRL 模块 | 第50-51页 |
| ·EXCEPT 模块 | 第51-52页 |
| ·FREEZE 模块 | 第52-53页 |
| ·GENPC 模块 | 第53-54页 |
| ·IF 模块 | 第54-55页 |
| ·LSU 模块 | 第55-56页 |
| ·MULT_MAC 模块 | 第56页 |
| ·OPERANDMUXES 模块 | 第56-57页 |
| ·DRF 模块 | 第57页 |
| ·SPRS 模块 | 第57-58页 |
| ·WBMUX 模块 | 第58-59页 |
| ·存储系统 | 第59-61页 |
| ·存储系统构成 | 第59页 |
| ·虚拟存储 OR1200_DMMU_TOP 模块 | 第59-60页 |
| ·高速缓存 OR1200_DC_TOP 模块 | 第60-61页 |
| ·主要外设 | 第61-65页 |
| ·写缓冲 OR1200_SB 模块 | 第61-63页 |
| ·总线接口单元 OR1200_WB_BIU 模块 | 第63页 |
| ·计时器单元 OR1200_TT 模块 | 第63-64页 |
| ·可编程中断控制单元 OR1200_PIC 模块 | 第64-65页 |
| ·电源管理单元 OR1200_PM 模块 | 第65页 |
| ·调试接口 | 第65-66页 |
| ·UART 模块 | 第66-68页 |
| 第六章 MINISOC 系统软硬件验证 | 第68-76页 |
| ·MINISOC 系统验证平台 | 第68页 |
| ·硬件平台 | 第68-70页 |
| ·软件验证 | 第70-76页 |
| ·GNU 交叉编译环境建立 | 第70-73页 |
| ·软件代码实现流程图 | 第73-74页 |
| ·软件代码在 miniSoC 系统上的验证 | 第74-76页 |
| 第七章 总结展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
