| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·国内外研究现状 | 第7-9页 |
| ·SDH测试技术 | 第7-8页 |
| ·AAL5技术 | 第8-9页 |
| ·研究背景及意义 | 第9-10页 |
| ·论文内容安排 | 第10-11页 |
| 第二章 SDH与ATM原理 | 第11-23页 |
| ·SDH原理 | 第11-13页 |
| ·SDH简介 | 第11-12页 |
| ·SDH技术应用 | 第12-13页 |
| ·ATM原理 | 第13-17页 |
| ·ATM概述 | 第13-14页 |
| ·物理层 | 第14-15页 |
| ·ATM层 | 第15-16页 |
| ·ATM适配层 | 第16-17页 |
| ·AAL5协议原理 | 第17-19页 |
| ·分段重装子层SAR | 第18页 |
| ·汇聚子层CS | 第18-19页 |
| ·UTOPIA Level 2和UTOPIA Level 3接口规范 | 第19-23页 |
| 第三章 SDH测试仪方案设计 | 第23-39页 |
| ·测试仪功能及其实现框图 | 第23-26页 |
| ·测试数据处理器设计 | 第26-35页 |
| ·测试数据处理器结构及工作原理 | 第26-30页 |
| ·分组处理模块 | 第30-31页 |
| ·信元/分组调度模块 | 第31-32页 |
| ·时延数据处理模块 | 第32-34页 |
| ·接口模块 | 第34-35页 |
| ·测试仪的测试参数 | 第35-37页 |
| ·SDH测试仪功能对比及分析 | 第37-39页 |
| 第四章 AAL5处理模块方案设计 | 第39-57页 |
| ·AAL5协议处理功能及实现框图 | 第39-40页 |
| ·发送方向模块设计 | 第40-44页 |
| ·功能与工作原理 | 第40-42页 |
| ·分组产生模块 | 第42-44页 |
| ·ATM信元生成模块 | 第44页 |
| ·优先级调度模块 | 第44页 |
| ·接收方向模块设计 | 第44-57页 |
| ·功能与工作原理 | 第44-48页 |
| ·信元预处理模块 | 第48-49页 |
| ·缓冲区写入控制模块 | 第49-51页 |
| ·分组拼接模块 | 第51-55页 |
| ·分组重组后处理模块 | 第55-57页 |
| 第五章 AAL5发送方向及部分接口的FPGA设计与仿真验证 | 第57-81页 |
| ·ALTERA FPGA开发 | 第57-60页 |
| ·ALTERA开发平台 | 第57-58页 |
| ·通用FPGA开发流程 | 第58-59页 |
| ·ALTERA FPGA芯片介绍及选型 | 第59-60页 |
| ·AAL5协议发送方向的FPGA设计及仿真验证 | 第60-73页 |
| ·结构框图及功能简介 | 第60页 |
| ·CPCS-PDU生成模块 | 第60-66页 |
| ·ATM信元头生成模块 | 第66-67页 |
| ·发送信元/分组连接级计数模块 | 第67-68页 |
| ·信元生成模块控制状态机设计 | 第68-73页 |
| ·UTOPIA Level 2接口与UTOPIA Level 3接口设计与仿真验证 | 第73-79页 |
| ·UTOPIA Level 2接口 | 第73-76页 |
| ·UTOPIA Level 3接口 | 第76-79页 |
| ·AAL5协议发送方向的仿真验证 | 第79-81页 |
| 结束语 | 第81-83页 |
| 缩略语 | 第83-85页 |
| 致谢 | 第85-87页 |
| 参考文献 | 第87-89页 |
| 作者在读期间研究成果 | 第89页 |
