2.5Gbps时钟数据恢复电路的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-14页 |
| 第一章 绪论 | 第14-18页 |
| ·课题的背景及研究意义 | 第14-15页 |
| ·国内外研究现状 | 第15-16页 |
| ·论文的内容安排 | 第16-18页 |
| 第二章 CDR概述 | 第18-34页 |
| ·串行通信技术 | 第18-24页 |
| ·串行收发系统及时钟结构 | 第18-20页 |
| ·信号完整性问题 | 第20-23页 |
| ·Gbps串行通信中相关技术 | 第23-24页 |
| ·时钟数据恢复的基本原理及其结构 | 第24-30页 |
| ·时钟数据恢复电路的基本原理 | 第25页 |
| ·时钟数据恢复电路的基本结构 | 第25-30页 |
| ·时钟数据恢复电路性能的衡量 | 第30-32页 |
| ·抖动和相位噪声 | 第30-31页 |
| ·眼图 | 第31-32页 |
| ·时钟数据恢复电路总体结构 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 CDR频率锁定环路的设计与仿真 | 第34-57页 |
| ·锁相环的基本原理 | 第34-37页 |
| ·锁相环的环路分析 | 第37-40页 |
| ·锁相环的噪声 | 第40-42页 |
| ·CPPLL锁相环的设计 | 第42-54页 |
| ·自偏置锁相环的理论基础 | 第43-45页 |
| ·鉴频鉴相器的设计 | 第45-47页 |
| ·CP与滤波电路的设计 | 第47-49页 |
| ·压控振荡器的设计 | 第49-52页 |
| ·分频器FD的设计 | 第52-54页 |
| ·PLL电路的仿真 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第四章 CDR相位锁定环路的设计与仿真 | 第57-83页 |
| ·随机数据鉴相器PD | 第57-60页 |
| ·线性鉴相器--Hoggle PD | 第57-58页 |
| ·二进制鉴相器---Alexander PD | 第58-60页 |
| ·PI的理论、设计及仿真 | 第60-68页 |
| ·PI电路的理论基础 | 第61-65页 |
| ·PI电路的设计 | 第65-66页 |
| ·PI电路的仿真 | 第66-68页 |
| ·相位选择电路的设计 | 第68-69页 |
| ·相位锁定环路中的数字电路模块 | 第69-74页 |
| ·版图设计和整体仿真验证 | 第74-82页 |
| ·版图的设计 | 第74-80页 |
| ·仿真结果说明 | 第80-82页 |
| ·本章小结 | 第82-83页 |
| 第五章 总结与展望 | 第83-85页 |
| ·总结 | 第83页 |
| ·展望 | 第83-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 攻硕期间取得的研究成果 | 第90-91页 |
