| 摘要 | 第1-5页 |
| ABSTRACT | 第5-15页 |
| 第一章 引言 | 第15-21页 |
| ·课题研究背景及意义 | 第15-16页 |
| ·分时交替ADC国内外研究现状 | 第16-19页 |
| ·研究目的与思路 | 第19页 |
| ·论文结构与工作安排 | 第19-21页 |
| 第二章 分时交替ADC理论基础 | 第21-36页 |
| ·模数转换基本原理 | 第21-25页 |
| ·采样 | 第21-23页 |
| ·量化 | 第23-25页 |
| ·编码 | 第25页 |
| ·模数转换器的动态性能参数 | 第25-27页 |
| ·分时交替ADC的工作原理 | 第27-29页 |
| ·分时交替ADC通道失配误差建模及分析 | 第29-35页 |
| ·TIADC失配误差模型 | 第29-31页 |
| ·TIADC失配误差分析 | 第31-34页 |
| ·TIADC失配误差仿真 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 TIADC时钟失配数字校准算法研究 | 第36-65页 |
| ·TIADC时钟失配校准简介 | 第36-39页 |
| ·传统失配补偿技术 | 第36-38页 |
| ·数字后校准技术 | 第38-39页 |
| ·时钟失配估计算法研究 | 第39-51页 |
| ·基于FFT的时钟失配估计算法 | 第39-42页 |
| ·基于均方误差最小化的时钟失配估计算法 | 第42-51页 |
| ·时钟失配校正算法研究 | 第51-61页 |
| ·非均匀采样简介 | 第51-52页 |
| ·微分乘法器级联结构 | 第52-57页 |
| ·微分乘法器级联结构的改进 | 第57-58页 |
| ·算法仿真分析 | 第58-61页 |
| ·TIADC时钟失配整体校准性能分析 | 第61-64页 |
| ·整体校准分析I | 第62-63页 |
| ·整体校准分析II | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第四章 TIADC时钟失配校准电路设计 | 第65-88页 |
| ·TIADC数字校准电路概述 | 第65-68页 |
| ·算法实现性分析 | 第65-66页 |
| ·校准电路设计指标 | 第66页 |
| ·校准电路总体设计框图 | 第66-67页 |
| ·时钟失配校准电路接口定义 | 第67-68页 |
| ·复用模块电路实现 | 第68-69页 |
| ·时钟失配估计算法电路实现 | 第69-80页 |
| ·FFT算法的实现 | 第69-76页 |
| ·IFFT算法的实现 | 第76-77页 |
| ·CORDIC算法的实现 | 第77-80页 |
| ·时钟失配校正算法电路实现 | 第80-82页 |
| ·微分器电路的实现 | 第80-81页 |
| ·微分乘法器级联结构的实现 | 第81-82页 |
| ·电路仿真验证及结果分析 | 第82-87页 |
| ·功能仿真验证平台 | 第82页 |
| ·电路仿真及分析 | 第82-86页 |
| ·电路资源综合报告 | 第86-87页 |
| ·本章小结 | 第87-88页 |
| 第五章 12 比特 400MSPS TIADC系统设计与实现 | 第88-100页 |
| ·设计目标与技术难点 | 第88-89页 |
| ·设计目标 | 第88页 |
| ·技术难点 | 第88-89页 |
| ·TIADC系统架构 | 第89-90页 |
| ·TIADC系统设计 | 第90-95页 |
| ·模拟前端设计 | 第90-91页 |
| ·高精度多相时钟设计 | 第91-94页 |
| ·布局布线策略 | 第94-95页 |
| ·TIADC系统测试 | 第95-99页 |
| ·TIADC系统硬件测试平台 | 第95-96页 |
| ·TIADC通道失配的校准 | 第96-99页 |
| ·本章小结 | 第99-100页 |
| 第六章 总结与展望 | 第100-102页 |
| ·总结 | 第100-101页 |
| ·展望 | 第101-102页 |
| 致谢 | 第102-103页 |
| 参考文献 | 第103-108页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第108-109页 |