16位二阶∑-△A/D转换器中调制器的设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-14页 |
| ·∑-△ADC的发展史 | 第10-11页 |
| ·∑-△ADC的研究方向 | 第11-12页 |
| ·课题来源 | 第12页 |
| ·设计目标 | 第12-13页 |
| ·本文的主要工作 | 第13-14页 |
| 2 ∑-△ADC的基本原理 | 第14-25页 |
| ·采样 | 第14-20页 |
| ·信号采样过程 | 第14-18页 |
| ·过采样 | 第18-20页 |
| ·信噪比 | 第20页 |
| ·量化与量化误差 | 第20-22页 |
| ·量化噪声与噪声整形 | 第22-25页 |
| 3 ∑-△调制器的系统结构 | 第25-40页 |
| ·一阶∑-△调制器 | 第25-26页 |
| ·二阶∑-△调制器模型 | 第26-34页 |
| ·基本结构 | 第26-29页 |
| ·积分器的建模 | 第29页 |
| ·系统仿真 | 第29-31页 |
| ·激励与设置 | 第31-33页 |
| ·仿真结果分析 | 第33-34页 |
| ·高阶∑-△调制器 | 第34-37页 |
| ·单级一位高阶∑-△调制器 | 第34-35页 |
| ·多级级联高阶∑-△调制器 | 第35-37页 |
| ·系统中非线性因素的考虑 | 第37-40页 |
| ·运放的有限增益 | 第37-38页 |
| ·有限带宽 | 第38-39页 |
| ·热噪声和1/f噪声 | 第39页 |
| ·电容不匹配 | 第39-40页 |
| 4 二阶∑-△调制器的电路设计 | 第40-61页 |
| ·调制器的结构选择 | 第40-41页 |
| ·积分器的设计 | 第41-47页 |
| ·积分器电路结构的选择 | 第41页 |
| ·积分器的电路设计 | 第41-43页 |
| ·采样开关 | 第43-45页 |
| ·采样电容 | 第45-46页 |
| ·时钟抖动 | 第46-47页 |
| ·运算放大器的电路设计 | 第47-52页 |
| ·运放结构的选择 | 第48页 |
| ·运放的设计 | 第48-50页 |
| ·运算放大器的仿真 | 第50-52页 |
| ·比较器电路设计 | 第52-54页 |
| ·一位 DAC电路设计 | 第54-55页 |
| ·开关时钟生成电路设计 | 第55-57页 |
| ·增益选择电路 | 第57页 |
| ·总体电路仿真 | 第57-61页 |
| 5 版图设计 | 第61-70页 |
| ·匹配问题 | 第61-62页 |
| ·晶体管布局 | 第61页 |
| ·电容器的匹配 | 第61-62页 |
| ·电胆布局 | 第62页 |
| ·噪声问题 | 第62-63页 |
| ·总体布局 | 第63-67页 |
| ·版图设计时关于晶体管的一些考虑 | 第67-68页 |
| ·信号线布图的相关考虑 | 第68页 |
| ·电源线、地线的布图 | 第68页 |
| ·其它单元的一些考虑 | 第68-70页 |
| ·电容在版图中的实现 | 第68-69页 |
| ·时钟开关在版图中的实现 | 第69-70页 |
| 6 总结和展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 在学研究成果 | 第74-75页 |
| 致谢 | 第75页 |
