CMOS电荷泵锁相环中的数字电路设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·锁相环发展简史及国内外发展现状 | 第8-11页 |
| ·课题的目的和意义 | 第11-12页 |
| ·论文的主要内容 | 第12-14页 |
| 第二章 电荷泵锁相环系统概述 | 第14-26页 |
| ·电荷泵锁相环结构和基本原理 | 第14-15页 |
| ·电荷泵锁相环结构 | 第14-15页 |
| ·电荷泵锁相环工作的基本原理 | 第15页 |
| ·电荷泵锁相环的数学模型 | 第15-21页 |
| ·电荷泵锁相环中的噪声 | 第21-26页 |
| ·基本噪声机制 | 第21-23页 |
| ·CPPLL的相位噪声行为分析 | 第23-24页 |
| ·环路带宽对噪声的影响 | 第24-26页 |
| 第三章 电荷泵锁相环的数字电路设计 | 第26-42页 |
| ·电荷泵式鉴频鉴相器工作原理及性能指标 | 第26-30页 |
| ·鉴频鉴相器工作原理 | 第26-28页 |
| ·鉴频鉴相器性能指标 | 第28-30页 |
| ·鉴频鉴相器的电路设计 | 第30-32页 |
| ·复位延迟单元 | 第30-31页 |
| ·修改的TSPC正边沿D触发器 | 第31-32页 |
| ·互补传输门 | 第32页 |
| ·可编程分频器结构 | 第32-34页 |
| ·可编程前置分频器结构 | 第32-33页 |
| ·扩展的可编程前置分频器结构 | 第33-34页 |
| ·可编程分频器的电路设计 | 第34-40页 |
| ·可编程分频器 | 第34-35页 |
| ·2/3分频器 | 第35-36页 |
| ·真单相时钟逻辑(TSPC)D触发器 | 第36-39页 |
| ·关于可编程分频器工作速度的考虑 | 第39-40页 |
| ·驱动缓冲器 | 第40页 |
| ·其它电路 | 第40-42页 |
| ·压控振荡器(VCO)的启动电路和固定2分频器 | 第40页 |
| ·用于测试的可编程分频器 | 第40-42页 |
| 第四章 电荷泵锁相环电路后端设计和仿真 | 第42-58页 |
| ·电荷泵锁相环的版图设计 | 第42-46页 |
| ·CPPLL各模块版图设计规划 | 第42-44页 |
| ·CPPLL各模块版图设计 | 第44-46页 |
| ·物理验证和流片前准备 | 第46-48页 |
| ·物理验证 | 第46-47页 |
| ·流片前准备 | 第47-48页 |
| ·后仿真结果 | 第48-58页 |
| ·版图的寄生效应 | 第48页 |
| ·后仿真的概念 | 第48页 |
| ·CPPLL电路的后仿真结果 | 第48-58页 |
| 第五章 结论 | 第58-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-64页 |
