专用指令集处理器（ASIP）体系结构设计研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-11页 |
| 图表目录 | 第11-14页 |
| 第1章 绪论 | 第14-32页 |
| ·ASIP应用背景 | 第14-17页 |
| ·ASIP优势 | 第14-16页 |
| ·ASIP设计非功能约束 | 第16-17页 |
| ·ASIP设计相关研究 | 第17-24页 |
| ·应用分析 | 第18-19页 |
| ·体系结构设计 | 第19-22页 |
| ·代码综合 | 第22-23页 |
| ·硬件综合 | 第23-24页 |
| ·低功耗优化技术 | 第24-29页 |
| ·功耗基本知识 | 第24-26页 |
| ·低功耗研究层次划分 | 第26-27页 |
| ·几种典型低功耗优化方法 | 第27-29页 |
| ·论文组织 | 第29-32页 |
| 第2章 ASIP设计方法学研究 | 第32-46页 |
| ·引言 | 第32页 |
| ·电子系统设计方法学 | 第32-37页 |
| ·传统设计方法 | 第32-33页 |
| ·基于IP复用的设计方法学 | 第33-34页 |
| ·软硬件协同的设计方法学 | 第34-35页 |
| ·基于平台的设计方法学 | 第35-37页 |
| ·ASIP设计方法学 | 第37-45页 |
| ·设计方法分析 | 第37-39页 |
| ·传统设计方法局限性 | 第37页 |
| ·设计方法学评价 | 第37-39页 |
| ·ASIP设计的需求 | 第39-40页 |
| ·“描述-搜索-细化”设计方法学 | 第40-45页 |
| ·基于描述、搜索和细化的设计 | 第40-41页 |
| ·高抽象级别设计方法的优势 | 第41-42页 |
| ·设计流程 | 第42-45页 |
| ·小结 | 第45-46页 |
| 第3章 ASIP体系结构描述研究 | 第46-74页 |
| ·引言 | 第46页 |
| ·体系结构描述语言XPADL | 第46-49页 |
| ·一种专用语言 | 第46-48页 |
| ·xpADL描述的体系结构 | 第48页 |
| ·元语言XML | 第48-49页 |
| ·体系结构描述中的新特征 | 第49-57页 |
| ·体系结构表示 | 第49-50页 |
| ·层次描述 | 第50-51页 |
| ·体系结构描述 | 第51-57页 |
| ·设计任务间的信息交换 | 第57-62页 |
| ·编译器接口 | 第57-59页 |
| ·结合器接口 | 第59-62页 |
| ·其他 | 第62页 |
| ·可执行语义转化和扩展 | 第62-72页 |
| ·可执行语义转化技术 | 第63-65页 |
| ·执行模型 | 第63-64页 |
| ·译码树 | 第64页 |
| ·指令功能函数 | 第64-65页 |
| ·性能估计扩展 | 第65-71页 |
| ·执行模型 | 第65-67页 |
| ·行为划分 | 第67-68页 |
| ·统一的流水线控制模型 | 第68-70页 |
| ·对复杂流水线行为的支持 | 第70-71页 |
| ·实验结果 | 第71-72页 |
| ·小结 | 第72-74页 |
| 第4章 ASIP体系结构设计研究 | 第74-94页 |
| ·引言 | 第74页 |
| ·基本指令集方法 | 第74-76页 |
| ·指令集定制 | 第76-86页 |
| ·指令集扩展 | 第76-82页 |
| ·DFG模型及其构建 | 第76-78页 |
| ·指令集扩展 | 第78-80页 |
| ·归一化评估 | 第80-82页 |
| ·低功耗编码 | 第82-86页 |
| ·翻转模型 | 第82-83页 |
| ·状态编码 | 第83-84页 |
| ·状态编码调整算法 | 第84-85页 |
| ·实验结果 | 第85-86页 |
| ·结构属性的设计空间及搜索 | 第86-93页 |
| ·面向超标量和VLIW目标体系结构 | 第86页 |
| ·三类重要的结构属性 | 第86-90页 |
| ·指令流相关的结构属性 | 第87-88页 |
| ·寄存器数据流相关的结构属性 | 第88-89页 |
| ·存储器数据流相关的结构属性 | 第89-90页 |
| ·搜索实验 | 第90-93页 |
| ·小结 | 第93-94页 |
| 第5章 ASIP体系结构低功耗优化技术研究 | 第94-112页 |
| ·引言 | 第94页 |
| ·寄存器二次分配 | 第94-96页 |
| ·应用特征 | 第94页 |
| ·寄存器二次分配 | 第94-95页 |
| ·寄存器编码调整算法 | 第95-96页 |
| ·循环缓冲 | 第96-103页 |
| ·应用特征 | 第96-97页 |
| ·循环缓冲原理 | 第97-98页 |
| ·代码扩充 | 第98-100页 |
| ·硬件体系结构 | 第100-101页 |
| ·软件工具支持 | 第101-102页 |
| ·评估方法 | 第102-103页 |
| ·X路组相联CACHE | 第103-111页 |
| ·应用特征 | 第103-104页 |
| ·基本思想 | 第104-105页 |
| ·X路组相联Cache结构 | 第105-106页 |
| ·有效性结束 | 第106-110页 |
| ·评估方法 | 第110-111页 |
| ·小结 | 第111-112页 |
| 第6章 ASIP体系结构设计环境原型 | 第112-132页 |
| ·引言 | 第112页 |
| ·设计环境原型A~2IDE | 第112-119页 |
| ·应用分析器 | 第113-115页 |
| ·用户图形界面 | 第115页 |
| ·可重定向编译器 | 第115-116页 |
| ·自动化工具和仿真评估系统 | 第116-117页 |
| ·综合工具 | 第117-118页 |
| ·基准程序集 | 第118-119页 |
| ·VCORE简介 | 第119-122页 |
| ·Vcore体系结构 | 第119-120页 |
| ·操作编码格式 | 第120页 |
| ·操作定义 | 第120-121页 |
| ·流水线 | 第121-122页 |
| ·实验结果 | 第122-130页 |
| ·体系结构描述 | 第122页 |
| ·体系结构低功耗优化技术设计空间搜索 | 第122-129页 |
| ·寄存器二次分配实验结果 | 第122-124页 |
| ·循环缓冲实验结果 | 第124-127页 |
| ·X路组相联Cache实验结果 | 第127-129页 |
| ·Vcore相关实验 | 第129-130页 |
| ·小结 | 第130-132页 |
| 第7章 结束语 | 第132-136页 |
| ·研究工作总结 | 第132-134页 |
| ·进一步研究工作的展望 | 第134-136页 |
| 参考文献 | 第136-147页 |
| 攻读学位期间的学术论文目录 | 第147-148页 |
| 致谢 | 第148页 |
