摘 要 | 第1-5页 |
ABSTRACT | 第5-9页 |
第一章 绪论 | 第9-14页 |
·引言 | 第9-10页 |
·软件无线电的由来和发展现状 | 第10-12页 |
·软件无线电的由来 | 第10-11页 |
·国内外发展现状 | 第11页 |
·软件无线电在电子战中的应用 | 第11-12页 |
·课题背景及主要工作简介 | 第12-14页 |
·课题背景 | 第12页 |
·本文主要研究内容与工作 | 第12-14页 |
第二章 基于多相滤波的数字信道化接收理论分析及仿真 | 第14-26页 |
·软件无线电接收机体系结构分析 | 第14-16页 |
·单通道软件无线电接收机 | 第14-15页 |
·并行多通道软件无线电接收机 | 第15页 |
·基于多相滤波的信道化接收机 | 第15-16页 |
·接收分析比较及选择 | 第16页 |
·基于多相滤波的信道化处理理论分析 | 第16-23页 |
·整数倍抽取的多相表示 | 第16-18页 |
·整数倍抽取器的多相结构 | 第18-19页 |
·均匀DFT 分析滤波器组 | 第19-21页 |
·基于多相滤波的信道化处理 | 第21-23页 |
·实验系统仿真 | 第23-26页 |
第三章 基于 SDRAM 的系统方案设计 | 第26-39页 |
·方案总体设计 | 第26-31页 |
·系统指标要求及分析 | 第26-27页 |
·技术难点分析及解决方案 | 第27-29页 |
·存储容量大 | 第27-28页 |
·运算量大 | 第28-29页 |
·系统方案总体设计 | 第29-31页 |
·信道化功能模块分析 | 第29-30页 |
·基于外部存储器的信道化系统设计 | 第30-31页 |
·总线式系统结构的运算流量及可行性分析 | 第31-34页 |
·总线式系统结构的数据流分析 | 第31-32页 |
·数据流量及系统可行性分析 | 第32-34页 |
·预排序 | 第32页 |
·多相滤波 | 第32-33页 |
·FFT | 第33-34页 |
·系统数据流量可行性分析 | 第34页 |
·系统设计 | 第34-39页 |
·SDRAM 存储空间分配 | 第34-35页 |
·SDRAM 数据总线的时分复用 | 第35-37页 |
·运算系数的写入 | 第37页 |
·系统实现框图 | 第37-39页 |
第四章 模块设计及实现 | 第39-76页 |
·功能模块分析 | 第39页 |
·预排序模块的设计实现 | 第39-43页 |
·预排序模块的功能分析 | 第39-40页 |
·预排序写入地址生成 | 第40-42页 |
·预排序模块实现 | 第42-43页 |
·多相滤波模块的设计实现 | 第43-47页 |
·多相滤波模块的功能分析 | 第43-44页 |
·多相滤波运算地址生成 | 第44-46页 |
·多相滤波模块实现 | 第46-47页 |
·FFT 模块的设计实现 | 第47-64页 |
·FFT 设计的理论分析及仿真实现 | 第47-49页 |
·FFT 运算数据地址及旋转因子地址生成 | 第49-60页 |
·FFT 运算数据地址生成 | 第49-52页 |
·旋转因子读取地址生成 | 第52-54页 |
·地址生成控制模块 | 第54-56页 |
·地址模块 | 第56-58页 |
·FFT 运算数据地址的优化排序 | 第58-60页 |
·FFT 运算 | 第60-63页 |
·基本 FFT 运算结构 | 第60-61页 |
·FFT 运算模块 | 第61-63页 |
·FFT 模块实现 | 第63-64页 |
·运算主控制器的设计实现 | 第64-73页 |
·信道化运算流程分析 | 第64-65页 |
·运算主控制器状态机设计 | 第65-69页 |
·运算模块的时钟频率设计 | 第69-73页 |
·主控制器及 SDRAM 时钟频率分析及设计 | 第69-70页 |
·功能模块时钟频率分析及设计 | 第70-72页 |
·时钟管理器(DCM)设计 | 第72-73页 |
·系统工作流程 | 第73-74页 |
·SDRAM 状态机设计实现 | 第74-76页 |
第五章 系统测试及实验结果 | 第76-79页 |
·FPGA 系统资源使用情况 | 第76页 |
·实验结果 | 第76-79页 |
第六章 全文总结 | 第79-80页 |
致谢 | 第80-81页 |
参考文献 | 第81-82页 |
附录 | 第82-83页 |
攻硕期间取得的研究成果 | 第83页 |