SDH专用分接器的STM-1与DS3模块的设计与实现
| 第一章 引言 | 第1-19页 |
| ·SDH 技术产生背景 | 第15页 |
| ·SDH 技术现状 | 第15-16页 |
| ·本论文的研究价值 | 第16-17页 |
| ·本人在项目中的任务 | 第17-18页 |
| ·本论文内容 | 第18-19页 |
| 第二章 SDH 原理 | 第19-25页 |
| ·SDH 技术的优势 | 第19-20页 |
| ·兼容性 | 第19页 |
| ·复用方式 | 第19页 |
| ·接口 | 第19-20页 |
| ·运行维护 | 第20页 |
| ·STM-N 的帧结构 | 第20-21页 |
| ·SDH 的复用方式 | 第21-22页 |
| ·低阶SDH 信号复用成高阶SDH 信号 | 第21页 |
| ·低速支路信号复用成SDH 信号 | 第21-22页 |
| ·SDH 网络的常见网元 | 第22-25页 |
| ·终端复用器（TM） | 第22-23页 |
| ·分插复用器（ADM） | 第23页 |
| ·再生中继器（REG） | 第23-24页 |
| ·数字交叉连接设备（DXC） | 第24-25页 |
| 第三章 SDH 专用分接器的方案分析 | 第25-36页 |
| ·SDH 专用分接器的指标分析 | 第25页 |
| ·逻辑功能块分析 | 第25-27页 |
| ·终端复用器的逻辑功能块 | 第25-27页 |
| ·SDH 专用分接器的逻辑功能块 | 第27页 |
| ·SDH 专用分接器硬件总体架构设计 | 第27-29页 |
| ·SDH 专用分接器模块分析 | 第29-32页 |
| ·STM-1 模块 | 第30页 |
| ·DS3 模块 | 第30-31页 |
| ·E1 模块 | 第31页 |
| ·STM-16 模块 | 第31页 |
| ·FPGA 模块 | 第31-32页 |
| ·STM-1 模块的实现可行性分析 | 第32-34页 |
| ·DS3 模块的实现可行性分析 | 第34-36页 |
| 第四章 硬件设计 | 第36-60页 |
| ·原理图设计 | 第36-47页 |
| ·Telecom Bus 总线接口电路设计 | 第36-38页 |
| ·STM-1 线路侧接口电路设计 | 第38-39页 |
| ·DS3 线路侧接口电路设计 | 第39-40页 |
| ·微处理器接口电路设计 | 第40-42页 |
| ·电源电路设计 | 第42-43页 |
| ·时钟电路设计 | 第43-46页 |
| ·LVPECL 接口电路设计 | 第46-47页 |
| ·信号完整性设计 | 第47-54页 |
| ·信号完整性的含义 | 第47-48页 |
| ·单一网络的信号质量 | 第48-52页 |
| ·串扰 | 第52-53页 |
| ·电源去耦 | 第53-54页 |
| ·高速PCB 详细设计 | 第54-60页 |
| ·叠层设计 | 第54-55页 |
| ·布局设计 | 第55-56页 |
| ·电源和地分区设计 | 第56-58页 |
| ·布线设计 | 第58-60页 |
| 第五章 PM5320 设备驱动程序设计 | 第60-64页 |
| ·PM5320 驱动程序的结构 | 第60-62页 |
| ·驱动程序外部接口 | 第60-61页 |
| ·驱动程序的主要组件 | 第61-62页 |
| ·PM5320 驱动程序的主要处理流程 | 第62-64页 |
| 第六章 调试与测试 | 第64-77页 |
| ·调试 | 第64-65页 |
| ·测试方案设计 | 第65-68页 |
| ·DS3 模块测试方案分析 | 第65-66页 |
| ·STM-1 模块测试方案分析 | 第66页 |
| ·PM5320 的时隙配置 | 第66-68页 |
| ·测试环境 | 第68-70页 |
| ·测试步骤 | 第70-73页 |
| ·DS3 模块测试步骤 | 第70-73页 |
| ·STM-1 模块测试步骤 | 第73页 |
| ·测试结果分析 | 第73-77页 |
| ·DS3 模块测试结果分析 | 第73-75页 |
| ·STM-1 模块测试结果分析 | 第75-77页 |
| 第七章 结论 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 附录 | 第81-85页 |
| 附录一 系统主板正面图 | 第81-82页 |
| 附录二 系统主板背面图 | 第82-83页 |
| 附录三 转接板正面图 | 第83页 |
| 附录四 PM5320 驱动程序部分函数清单 | 第83-85页 |
| 个人简历、在学期间的研究成果 | 第85页 |
