低成本高精度相检宽带频率计的开发
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·时间基准 | 第7-8页 |
| ·时间频率测量的重要性及进展 | 第8-10页 |
| ·论文的主要成果及内容安排 | 第10-11页 |
| ·小结 | 第11-13页 |
| 第二章 常用的频率测量方法 | 第13-21页 |
| ·常用的频率测量方法 | 第13-19页 |
| ·多周期同步法 | 第13-15页 |
| ·模拟内差法 | 第15-17页 |
| ·游标法 | 第17-19页 |
| ·小结 | 第19-21页 |
| 第三章 相检宽带测频技术理论及实现方案 | 第21-29页 |
| ·最大公因子频率概念 | 第21-24页 |
| ·相检测频技术 | 第24-28页 |
| ·相位重合点理论 | 第24-25页 |
| ·相检宽带测频技术 | 第25-28页 |
| ·小结 | 第28-29页 |
| 第四章 低成本高精度相检宽带频率计的实现 | 第29-51页 |
| ·低成本高精度相检宽带频率计开发的目的 | 第29-32页 |
| ·降低制造成本和元器件数量 | 第29-30页 |
| ·提高可靠性和保密性 | 第30页 |
| ·提高相位重合检测精度 | 第30-32页 |
| ·频率计改进措施 | 第32-36页 |
| ·相位重合检测线路改进 | 第32-35页 |
| ·频标的改进 | 第35-36页 |
| ·其他改进措施 | 第36页 |
| ·频率计的硬件组成及基本功能框图 | 第36-42页 |
| ·系统的组成 | 第36页 |
| ·微波分频及整形电路 | 第36-37页 |
| ·信号调理电路的设计 | 第37-39页 |
| ·门时产生及计数电路 | 第39-40页 |
| ·MCU的选择及其控制电路 | 第40-42页 |
| ·MCU软件的设计 | 第42-44页 |
| ·FPGA的加密设计 | 第44-45页 |
| ·基于SRAM工艺FPGA的保密问题 | 第44页 |
| ·MCU对FPGA加密 | 第44-45页 |
| ·其它加密方法介绍 | 第45页 |
| ·印刷电路板的制作 | 第45-48页 |
| ·PROTEL的设计流程 | 第46-47页 |
| ·电路板的设计要点 | 第47-48页 |
| ·频率计制作与调试 | 第48页 |
| ·电路板焊接 | 第48页 |
| ·频率计调试 | 第48页 |
| ·测量数据及分析 | 第48-49页 |
| ·小结 | 第49-51页 |
| 第五章 FPGA及FPGA中的程序设计 | 第51-63页 |
| ·可编程逻辑器件 | 第51-52页 |
| ·硬件描述语言 | 第52-54页 |
| ·HDL语言的选择 | 第52-53页 |
| ·VERILOG HDL语言 | 第53页 |
| ·VERILOG HDL开发流程 | 第53-54页 |
| ·QUARTUS II 6.0 设计 | 第54-58页 |
| ·自顶向下法的PLD设计流程 | 第54-57页 |
| ·程序设计 | 第57-58页 |
| ·频率计各功能模块FPGA程序 | 第58-62页 |
| ·与MCU实现对话式数据传输的同步时钟产生 | 第58页 |
| ·异步清零信号的产生 | 第58-59页 |
| ·与MCU实现对话式数据传输程序 | 第59-62页 |
| ·小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 研究成果 | 第69-71页 |
| 附录A | 第71-74页 |
| 附录B | 第74-75页 |
