基于FPGA的微控制器IP核研究与设计
| 中文摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-15页 |
| ·课题研究的背景 | 第10页 |
| ·IP技术 | 第10-11页 |
| ·微控制器概况 | 第11-12页 |
| ·国外微控制器的发展 | 第11-12页 |
| ·国内微控制器的发展和展望 | 第12页 |
| ·PIC系列微控制器 | 第12页 |
| ·课题的目的和意义 | 第12-13页 |
| ·课题的主要研究内容 | 第13页 |
| ·文章结构安排 | 第13-15页 |
| 第二章 FPGA的发展、原理及应用 | 第15-20页 |
| ·EDA技术 | 第15页 |
| ·FPGA的优势 | 第15-16页 |
| ·FPGA的内部结构 | 第16页 |
| ·FPGA的设计流程 | 第16-19页 |
| ·设计输入 | 第17页 |
| ·设计实现 | 第17-18页 |
| ·仿真 | 第18页 |
| ·调试与加载配置 | 第18-19页 |
| ·FPGA的发展前景 | 第19-20页 |
| ·FPGA的发展动向 | 第19页 |
| ·FPGA发展面临的问题 | 第19-20页 |
| 第三章 PIC18LF4550微控制器的内部架构 | 第20-28页 |
| ·总体架构 | 第20-21页 |
| ·数据通道单元 | 第21-24页 |
| ·程序存储器 | 第21-22页 |
| ·程序计数器 | 第22页 |
| ·堆栈 | 第22-23页 |
| ·数据存储器 | 第23页 |
| ·间址寄存器与文件选择器 | 第23-24页 |
| ·状态寄存器 | 第24页 |
| ·时序控制单元 | 第24-28页 |
| ·复位电路 | 第24-26页 |
| ·看门狗和休眠功能 | 第26页 |
| ·工作时钟和指令周期 | 第26-27页 |
| ·指令流与流水线 | 第27-28页 |
| 第四章 PIC18LF4550的指令架构 | 第28-32页 |
| ·RING架构 | 第28-30页 |
| ·RISC与CISC | 第28-29页 |
| ·RISC的特征 | 第29页 |
| ·RISC的总线结构 | 第29页 |
| ·RISC的应用 | 第29-30页 |
| ·PIC18系列的指令系统 | 第30-32页 |
| ·Q周期操作 | 第30页 |
| ·指令格式 | 第30-31页 |
| ·寻址方式 | 第31页 |
| ·指令集与指令约定 | 第31-32页 |
| 第五章 微控制器IP核的设计 | 第32-41页 |
| ·系统整体设计 | 第32页 |
| ·微控制器整体结构设计 | 第32-33页 |
| ·算术逻辑模块 | 第33-35页 |
| ·复位模块 | 第35页 |
| ·指令寄存器模块 | 第35-36页 |
| ·看门狗定时器WDT与实时时钟RTC模块 | 第36-37页 |
| ·程序计数器和堆栈模块 | 第37页 |
| ·指令译码器模块 | 第37-39页 |
| ·程序存储器模块 | 第39页 |
| ·系统时序设计 | 第39-41页 |
| ·PIC微控制器时序结构的弊端 | 第39页 |
| ·本设计时序改进方案 | 第39-41页 |
| 第六章 系统设计的实现与验证 | 第41-47页 |
| ·QUARTUS Ⅱ软件综述 | 第41-43页 |
| ·QUARTUS Ⅱ软件的特点 | 第41页 |
| ·QUARTUS Ⅱ的工具及功能简介 | 第41-43页 |
| ·设计的实现与验证 | 第43-47页 |
| ·综合 | 第43-44页 |
| ·布局布线 | 第44-45页 |
| ·全指令验证方案的提出 | 第45-47页 |
| 总结与展望 | 第47-49页 |
| 附录1 PIC18LF4550指令表 | 第49-54页 |
| 附录2 PIC18LF4550指令符号说明约定表 | 第54-56页 |
| 参考文献 | 第56-59页 |
| 发表文章目录 | 第59-60页 |
| 致谢 | 第60-61页 |
| 个人简况及联系方式 | 第61-62页 |
