基于FPGA的直接数字频率合成器研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 绪论 | 第7-13页 |
| ·频率合成技术概况 | 第7-8页 |
| ·直接数字频率合成技术的现状和发展趋势 | 第8-10页 |
| ·直接数字频率合成的主要技术指标特点 | 第10-12页 |
| ·本论文研究的主要内容 | 第12-13页 |
| 2 DDS 的基本原理 | 第13-22页 |
| ·DDS 技术的工作原理和特点 | 第13-14页 |
| ·DDS 技术的工作原理 | 第13-14页 |
| ·DDS 的结构与特点 | 第14-21页 |
| ·相位累加器 | 第15-16页 |
| ·相位幅度之间的转换 | 第16-20页 |
| ·数模转换器 | 第20页 |
| ·低通滤波器 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 3 DDS 关键部分设计 | 第22-34页 |
| ·相位累加器设计 | 第22-25页 |
| ·Brent-Kung 二元树结构 | 第22-24页 |
| ·选择进位加法器 | 第24-25页 |
| ·相位幅度转换 | 第25-32页 |
| ·Cordic 算法的基本理论 | 第25-26页 |
| ·Cordic 算法的改进 | 第26-29页 |
| ·预先计算旋转方向 | 第29-32页 |
| ·本章小结 | 第32-34页 |
| 4 DDS 的FPGA 实现 | 第34-48页 |
| ·FPGA 及其集成开发环境 | 第34-38页 |
| ·FPGA 的简介及结构 | 第34-35页 |
| ·FPGA 的设计流程 | 第35-37页 |
| ·Quartus Ⅱ开发环境 | 第37-38页 |
| ·Verilog HDL 硬件语言 | 第38页 |
| ·DDS 的FPGA 实现 | 第38-46页 |
| ·相位累加器的实现 | 第39-40页 |
| ·Cordic 算法的实现 | 第40-43页 |
| ·象限转换 | 第43页 |
| ·系统仿真 | 第43-46页 |
| ·滤波器设计 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 5 DDS 的频谱分析和杂散改善方法 | 第48-58页 |
| ·DDS 的理想输出频谱 | 第48-50页 |
| ·DDS 的输出频谱 | 第50-54页 |
| ·相位截断带来的杂散 | 第51-53页 |
| ·幅度量化带来的噪声 | 第53-54页 |
| ·DAC 转换误差带来的杂散 | 第54页 |
| ·改善杂散的几种措施 | 第54-57页 |
| ·频率控制字与2~B 互质 | 第54-55页 |
| ·抖动注入法 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 6 结论 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 附录 | 第62页 |
