应用于GPS接收机频率综合器分频器的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| I 绪论 | 第12-15页 |
| ·研究背景与动机 | 第12-14页 |
| ·本文的组织结构 | 第14-15页 |
| II 频率合成器的原理与电路 | 第15-28页 |
| ·锁相环的基本结构与模块 | 第15-16页 |
| ·锁相环的线性化模型 | 第16-21页 |
| ·PLL 的特性和指标 | 第21-24页 |
| ·调谐范围与频率分辨率 | 第21-22页 |
| ·相位噪声 | 第22-23页 |
| ·稳定时间 | 第23-24页 |
| ·高速分频器的研究现状 | 第24页 |
| ·高速分频器的结构 | 第24-27页 |
| ·串联的二分频器链 | 第25页 |
| ·可配置的数字计数器 | 第25页 |
| ·脉冲吞咽式分频器 | 第25-27页 |
| ·结论 | 第27-28页 |
| III 高速数字电路与D 触发器 | 第28-39页 |
| ·CMOS 电路的分析 | 第28-30页 |
| ·电流模电路的分析 | 第30-32页 |
| ·高速D 触发器 | 第32-36页 |
| ·真单相钟控电路D 触发器 | 第32-34页 |
| ·增强型真单相钟控电路D 触发器 | 第34-35页 |
| ·电流模逻辑D 触发器 | 第35-36页 |
| ·高速缓冲器 | 第36-37页 |
| ·CMOS 缓冲器 | 第36-37页 |
| ·CML 缓冲器 | 第37页 |
| ·结论 | 第37-39页 |
| IV 高速预分频器与LO BUFFER | 第39-59页 |
| ·基于状态机的双模预分频器 | 第39-41页 |
| ·任意分频比的高速低功耗分频器 | 第41-45页 |
| ·结构设计 | 第41-43页 |
| ·功耗优化 | 第43-44页 |
| ·任意分频比的预分频器 | 第44-45页 |
| ·基于相位切换技术的双模预分频器 | 第45-56页 |
| ·重排时序的方法 | 第50-51页 |
| ·向前切换的方法 | 第51-53页 |
| ·非平衡相位切换方法 | 第53-56页 |
| ·LO BUFFER 模块 | 第56-57页 |
| ·结论 | 第57-59页 |
| V 其他电路的设计 | 第59-66页 |
| ·恒跨导电流源 | 第59-61页 |
| ·VTR 电压源 | 第61-64页 |
| ·LDO 稳压源 | 第64-65页 |
| ·结论 | 第65-66页 |
| VI 电路结果，版图与后仿真 | 第66-89页 |
| ·电路结构以及指标 | 第66-80页 |
| ·总体结构 | 第66-67页 |
| ·各部分结构与功耗分配策略 | 第67-72页 |
| ·低频数字分频器 | 第72-73页 |
| ·高速本振缓冲器 | 第73-74页 |
| ·外围辅助电路 | 第74-77页 |
| ·总体性能 | 第77-80页 |
| ·电路版图 | 第80-86页 |
| ·版图设计的主要考虑因素 | 第80-83页 |
| ·电路模块版图 | 第83-86页 |
| ·版图后仿真 | 第86-88页 |
| ·结论 | 第88-89页 |
| VII 结论与展望 | 第89-91页 |
| ·结论 | 第89-90页 |
| ·展望 | 第90-91页 |
| 参考文献 | 第91-94页 |
| 致谢 | 第94-96页 |
| 攻读学位期间发表的学术论文 | 第96-99页 |
| 上海交通大学学位论文答辩决议书 | 第99页 |
