基于FPGA的真随机数发生器设计与实现
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9页 |
| 第1章 绪论 | 第14-26页 |
| 1.1 研究课题的背景及意义 | 第14页 |
| 1.2 随机数在信息安全中的作用 | 第14-15页 |
| 1.2.1 密钥保证信息安全 | 第14-15页 |
| 1.2.2 随机数是构成密钥的核心 | 第15页 |
| 1.3 随机数的作用与特性 | 第15-18页 |
| 1.3.1 随机数的作用 | 第15-16页 |
| 1.3.2 随机数的特性 | 第16-17页 |
| 1.3.3 真随机与伪随机 | 第17-18页 |
| 1.4 国内外研究现状 | 第18-24页 |
| 1.4.1 基于电阻热噪声的随机数发生器 | 第19-20页 |
| 1.4.2 基于振荡器的随机数发生器 | 第20-22页 |
| 1.4.3 基于亚稳态的真随机数发生器 | 第22-24页 |
| 1.5 论文研究内容与组织结构 | 第24-26页 |
| 第2章 随机数与FPGA相关知识介绍 | 第26-33页 |
| 2.1 FPGA相关知识 | 第26-30页 |
| 2.1.1 FPGA的发展历程 | 第26-27页 |
| 2.1.2 FPGA发展应用场景 | 第27-29页 |
| 2.1.3 FPGA相关真随机数发生器 | 第29-30页 |
| 2.2 FPGA开发板及相关软件介绍 | 第30-33页 |
| 2.2.1 Virtex-6系列FPGA简介 | 第30-31页 |
| 2.2.2 XilinxISE13.2软件简介 | 第31-33页 |
| 第3章 真随机数发生器的总体结构及设计 | 第33-43页 |
| 3.1 latch结构 | 第33-36页 |
| 3.1.1 传统latch结构 | 第33-34页 |
| 3.1.2 非传统亚稳态结构 | 第34-36页 |
| 3.1.3 已有方法的不足与改进 | 第36页 |
| 3.2 基于latch结构改进的随机数提取方法 | 第36-40页 |
| 3.2.1 改进后的Latch结构 | 第37页 |
| 3.2.2 FMS功能 | 第37-38页 |
| 3.2.3 Microblaze软核功能 | 第38-40页 |
| 3.3 可调节的latch结构与整体操作流程 | 第40-43页 |
| 第4章 实验验证 | 第43-52页 |
| 4.1 实验平台 | 第43-44页 |
| 4.2 latch结构底层布局 | 第44-45页 |
| 4.3 可用随机位与时钟周期关系 | 第45-46页 |
| 4.4 NIST随机性测试 | 第46-48页 |
| 4.4.1 15项NIST随机性测试标准 | 第46页 |
| 4.4.2 cygwin平台与NIST测试结果 | 第46-48页 |
| 4.5 真随机数发生器抗PVT性能 | 第48-50页 |
| 4.5.1 温度电压控制模块 | 第48页 |
| 4.5.2 温度测试结果 | 第48-49页 |
| 4.5.3 电压测试结果 | 第49-50页 |
| 4.5.4 工艺偏差测试结果 | 第50页 |
| 4.6 性能比较 | 第50-52页 |
| 第5章 总结和展望 | 第52-54页 |
| 5.1 全文总结 | 第52-53页 |
| 5.2 研究工作展望 | 第53-54页 |
| 参考文献 | 第54-58页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第58-59页 |
