| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第11-19页 |
| 1.1 课题背景 | 第11-12页 |
| 1.2 相关工作 | 第12-14页 |
| 1.3 渲染器分类 | 第14-17页 |
| 1.4 本文的主要工作和内容组织 | 第17-18页 |
| 1.5 本章小结 | 第18-19页 |
| 第2章 渲染器设计和实现概要 | 第19-28页 |
| 2.1 串行渲染管线 | 第19-20页 |
| 2.2 并行优化 | 第20页 |
| 2.3 渲染管线概览 | 第20-27页 |
| 2.3.1 数据流 | 第22-23页 |
| 2.3.2 渲染器的关键接口 | 第23-24页 |
| 2.3.3 渲染管线的并行处理流程 | 第24-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第3章 渲染管线处理阶段 | 第28-37页 |
| 3.1 几何处理 | 第28-31页 |
| 3.1.1 顶点变换 | 第28-29页 |
| 3.1.2 三角形剔除 | 第29-31页 |
| 3.2 光栅化简述 | 第31-32页 |
| 3.3 片元处理 | 第32-36页 |
| 3.3.1 属性插值的计算 | 第33-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第4章 光栅化 | 第37-53页 |
| 4.1 光栅化简介 | 第37-40页 |
| 4.1.1 半空间测试 | 第37-38页 |
| 4.1.2 填充规则 | 第38-40页 |
| 4.2 经典光栅化算法 | 第40-42页 |
| 4.2.1 扫描转换算法 | 第40-41页 |
| 4.2.2 印章横扫算法 | 第41-42页 |
| 4.3 多核与SIMD并行优化 | 第42-51页 |
| 4.3.1 光栅化过程高层概览 | 第42-46页 |
| 4.3.2 装箱 | 第46-49页 |
| 4.3.3 区块内部的光栅化 | 第49-51页 |
| 4.4 本章小结 | 第51-53页 |
| 第5章 渲染器的性能 | 第53-62页 |
| 5.1 性能考量 | 第53-54页 |
| 5.2 Intel Core i7和神威处理器架构 | 第54-55页 |
| 5.3 Intel Core i7和神威上的性能表现 | 第55-61页 |
| 5.4 本章小结 | 第61-62页 |
| 第6章 总结与展望 | 第62-64页 |
| 6.1 工作总结 | 第62页 |
| 6.2 未来工作展望 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 作者简历 | 第67-68页 |
| 致谢 | 第68页 |