高频动态编码信号采集与存储系统研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外发展现状及趋势 | 第11-13页 |
| 1.3 研究内容及论文结构 | 第13-15页 |
| 第2章 相关理论技术及总体设计 | 第15-24页 |
| 2.1 高速数据采集技术概述 | 第15-16页 |
| 2.2 信号采集理论 | 第16-18页 |
| 2.2.1 采样定理 | 第16页 |
| 2.2.2 采样方式 | 第16-17页 |
| 2.2.3 量化与编码 | 第17-18页 |
| 2.3 传输线效应 | 第18-20页 |
| 2.4 高频电路中电容的处理 | 第20-22页 |
| 2.5 系统主要技术指标 | 第22页 |
| 2.6 总体方案设计 | 第22-23页 |
| 2.7 本章小结 | 第23-24页 |
| 第3章 硬件电路设计 | 第24-40页 |
| 3.1 待测信号指标特征 | 第24页 |
| 3.2 信号衰减电路设计 | 第24-26页 |
| 3.3 信号的差分化 | 第26-27页 |
| 3.4 高速ADC模块 | 第27-31页 |
| 3.4.1 AD9484性能特点和结构 | 第27-28页 |
| 3.4.2 LVDS数字信号输出 | 第28-29页 |
| 3.4.3 AD9484工作过程 | 第29-30页 |
| 3.4.4 AD9484原理图配置 | 第30-31页 |
| 3.5 FPGA选型及其配置方式 | 第31-33页 |
| 3.5.1 FPGA芯片选型 | 第31-32页 |
| 3.5.2 配置方式的选择 | 第32-33页 |
| 3.6 DDR3 SDRAM缓存模块 | 第33-35页 |
| 3.7 存储模块 | 第35-36页 |
| 3.8 时钟电路 | 第36-38页 |
| 3.9 电源模块 | 第38-39页 |
| 3.10 本章小结 | 第39-40页 |
| 第4章 信号完整性仿真与研究 | 第40-61页 |
| 4.1 信号完整性概念 | 第40-41页 |
| 4.2 基于cadence的电路板设计 | 第41-46页 |
| 4.2.1 高速PCB设计方法 | 第41-42页 |
| 4.2.2 基于cadence的高速PCB预布局 | 第42-43页 |
| 4.2.3 Cadence中仿真前设置 | 第43-46页 |
| 4.3 高速单端传输线阻抗匹配方式与仿真 | 第46-52页 |
| 4.4 差分对传输线分析与仿真 | 第52-60页 |
| 4.4.1 差分对信号模型分析 | 第52-55页 |
| 4.4.2 LVDS信号阻抗匹配仿真 | 第55-59页 |
| 4.4.3 差分对的布线规范 | 第59-60页 |
| 4.5 本章小结 | 第60-61页 |
| 第5章 系统逻辑设计与测试 | 第61-77页 |
| 5.1 系统整体逻辑结构 | 第61页 |
| 5.2 DDR3缓存操作 | 第61-66页 |
| 5.2.1 DDR3的结构和时序参数 | 第61-62页 |
| 5.2.2 DDR3的操作指令 | 第62-63页 |
| 5.2.3 DDR3的工作过程 | 第63-66页 |
| 5.3 eMMC存储操作 | 第66-73页 |
| 5.3.1 eMMC协议规范研究 | 第66-69页 |
| 5.3.2 eMMC工作流程 | 第69-73页 |
| 5.4 系统性能测试与验证 | 第73-76页 |
| 5.4.1 系统测试工作流程 | 第73-74页 |
| 5.4.2 数据采集分析 | 第74-76页 |
| 5.5 本章小结 | 第76-77页 |
| 第6章 总结与展望 | 第77-79页 |
| 6.1 总结 | 第77-78页 |
| 6.2 展望 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第83-84页 |
| 致谢 | 第84-85页 |
